低相位噪音放大器电路的制作方法

专利名称：低相位噪音放大器电路的制作方法
技术领域：
本发明涉及低相位噪音放大器电路，特别是用于供给至少一个时钟或时基信号的 低相位噪音放大器电路。这种放大器电路一其可以为运算跨导放大器电路一包含输入 上的M0S或双极型晶体管的差动对、连接到差动对的晶体管的第一与第二电流镜(current mirror)以及在供电电压源的两个端子之间连接到第一与第二电流镜的第三电流镜。第一 与第三电流镜之间的连接节点供给输出信号，其电平在整个供电电压范围上延伸。
背景技术：
本发明的放大器电路可看作缓冲器电路。这种类型的缓冲器电路是中间放大 器电路，其被布置在例如发送反相的两个或一个振荡信号的石英振荡器和频率变换或数 据处理单元之间。这种中间电路将低幅值振荡信号——其可能是正弦的——转换为至 少一个输出脉冲信号。输出脉冲信号在整个供电电压范围上延伸，并被定义为“轨到轨 (rail-to-rail)”的。频率转换单元可包含频率合成器，或构成例如GPS或蓝牙等用于无线 电频率信号的发送器或接收器的一部分，且数据处理单元可以部分地为模拟-数字转换器 或DC-DC转换器。当这种类型的放大器电路与石英振荡器结合用于在电子设备中供给至少一个时 钟或时基信号时，通常发生显著的抖动降级或相位噪音劣化。这对电子仪器的正确工作是 有害的，并可能需要使用高功耗的电路来避免相位噪音降级。已知的运算跨导放大器电路结构在图1中示出。这种放大器电路能够供给 轨到轨输出信号0UT1。具有反转结构的这种类型的运算跨导放大器电路也在CH专利 No.689088(图5)中示出，其用作石英振荡器中的有源(active)极化装置。图1的放大器电路包含PM0S晶体管P3和P4的差动对，其中，两个PM0S晶体管的 源极连接到电流源2。电流源2被连接到供电电压源的高电位端子VDD，向PM0S晶体管的差 动对供给恒定的电流Io。第一 PM0S输入晶体管P3的栅极构成非反转输入XOTT，而第二 PM0S 输入晶体管P4的栅极构成放大器电路1的反转输入XIN。第一 PM0S输入晶体管P3的漏极连接到与供电电压源的低电位端子——例如 地——连接的第一电流镜的二极管连接的NM0S晶体管N2。二极管连接的NM0S晶体管N2 的栅极连接到第一电流镜的同样的第二NM0S晶体管m的栅极，以便在第二NM0S晶体管m 中对经过NM0S晶体管N2的电流进行镜像。第二 PM0S输入晶体管P4的漏极连接到与供电 电压源的低电位端子——例如地——连接的第二电流镜的二极管连接的NM0S晶体管N3。 二极管连接的NM0S晶体管N3的栅极连接到第二电流镜的同样的第二 NM0S晶体管N4的栅 极，以便在第二 NM0S晶体管N4中对经过NM0S晶体管N3的电流进行镜像。第二电流镜的第二 NM0S晶体管N4的漏极连接到与供电电压源的高电位端子VDD 连接的第三电流镜的二极管连接的PM0S晶体管P2。此二极管连接的PM0S晶体管P2的栅 极被连接到第三电流镜的第二PM0S晶体管P1的栅极，以便在同样的第二PM0S晶体管P1中 对经过二极管连接的PM0S晶体管P2的电流进行镜像。最后，第三电流镜的第二 PM0S晶体管PI的漏极连接到第一电流镜的第二 NM0S晶体管m的漏极，以便限定供给输出信号0UT1 的输出节点。当在差动对的第二 PM0S晶体管P4的反转输入XIN上施加的电压低于在差动对的 第一 PM0S晶体管P3的非反转输入XOTT上施加的电压时，来自电流源2的电流、经过第二 和第三电流镜。结果，输出信号0UT1的电平接近供电电压VDD。相反，当施加在第一 PM0S 晶体管P3的非反转输入上的电压低于施加到第二 PM0S晶体管P4的反转输入XIN上的 电压时，来自电流源2的电流经过第一电流镜。在这些条件下，输出信号0UT1的电平接近 于地。然而，在差动对的各个PM0S晶体管P3与P4的导通阈值处，当各个输入XIN和XOTT的 电压电平接近时，一般存在显著的相位噪音降级。这种相位噪音典型地在这时降级在反相 的两个振荡正弦信号分别施加在反转输入XIN和非反转输入XOTT的情况下，在差动对的两个 PM0S晶体管之间导通转换时。被连接到差动对的相应PM0S晶体管的各个电流镜中的电流一般不会在差动对的 PM0S晶体管之间导通转换过程中迅速截止。非零的电流保持在正常应当处于非导通状态 的电流镜中，这减小了放大器增益，并允许在晶体管或在例如电源等的外部电路中产生的 噪音随机地改变转换的时刻。这导致信号相位噪音降级。因此，这构成此放大器电路在用 于频率合成器、无线电频率信号接收器、模拟_数字转换器或DC-DC转换器等等之中时的缺 点o运算跨导放大器(0TA)的简化实施例参照美国专利No. 6806744。此专利的放大 器电路仅仅具有连接到电流源——其连接到供电电压源的高电位端子——并连接到一个 NM0S电流镜——其连接到地——的一个PM0S晶体管差动对。镜的NM0S晶体管和差动对的 PM0S晶体管之一之间的连接节点供给放大器电路输出信号。然而，采用这种类型的结构，输 出信号不能如同本发明中那样轨对轨延伸。另外，没有提供对相位噪音降级的避免，这构成 了另一个缺点。

发明内容
因此，本发明的目的在于通过提供这样的低噪音放大器电路来克服现有技术的缺 点其容易制造，并确保了将振荡输入信号转换为至少一个轨到轨输出脉冲信号。本发明因此涉及一种前述类型的放大器电路，其特征在于包含第一补充晶体管， 其具有第二类型的导电性、与第一电流镜的二极管连接的晶体管并联连接并以反转器 (reverser)的方式与差动对的第一晶体管连接，其中，第一补充晶体管的栅极或基极连接 到差动对的第一晶体管的栅极或基极，且其特征在于包含第二补充晶体管，其具有第二类 型的导电性、与第二电流镜的二极管连接的晶体管并联连接并以反转器的形式与差动对的 第二晶体管连接，其中，第二补充晶体管的栅极或基极连接到差动对的第二晶体管的栅极 或基极。根据本发明的放大器电路的一个优点在于，其使相位噪音轻微降级以将放大器输 入上的振荡信号转换为至少一个轨到轨输出信号。由于补充晶体管，在差动对晶体管之间 导通转换期间，特别是M0S型晶体管，第一或第二电流镜的栅极电压主动且更为迅速地降 低，这也保证了显著的附加增益。这减少了相位噪音能被产生的时间。因此，进入非导通状 态的各个电流镜中的电流迅速减小。
反相的振荡信号——例如正弦信号——可来自石英振荡器。放大器电路输出信号 因此可构成用于对例如频率合成器、GPS或蓝牙无线电频率信号接收器、模拟数字转换器或 DC/DC转换器等电子设备的运行提供时钟的时钟信号。有利的是，晶体管可以为M0S型晶体管。因此，采用差动对中的对应的M0S晶体管， 补充M0S晶体管各自构成一对反转器，定义放大器电路的伪差动输入。由于伪差动输入的 对称性，这也提供了用于转换反相的振荡信号的好的占空比。有利的是，第四电流镜包含具有第一类型的导电性的二级管连接的晶体管，其在 供电电压源的两个端子之间直接连接到电流源。这种二极管连接的晶体管在第四镜的第二 晶体管中对经过其中的电流进行镜像。此第二晶体管的电流被供到差动对晶体管的发射极 或源极，这提供了好的电源电压抑制比(PSRR)。晶体管优选为M0S晶体管。有利的是，具有第一类型的导电性的M0S晶体管的差动对包含PM0S晶体管。第一 与第二电流镜为具有第二类型的导电性的NM0S晶体管。第三和第四电流镜为PM0S晶体管。 最后，两个补充晶体管为NM0S晶体管。有利的是，反转器在放大器电路输出上提供，用于供给反转的输出信号。此反转器 将第一与第三电流镜的第二晶体管的漏极或集电极的高阻抗连接节点转换为低阻抗输出信号。有利的是，放大器电路的M0S晶体管被配置为，在输入上接受反相的振荡信号，其 可以为高于10MHz的频率，例如16MHz，并供给反转的放大输出信号，其可被用作用于电子 设备运行的时钟或定时信号。所测量和产生的从振荡输入信号频率移动的相位噪音可能比 现有技术的放大器电路结构中的小10dB以上。


由下面的基于非限制性实施例且由附图示出的介绍，将会明了低噪音放大器电路 的目的、优点和特征，在附图中已经提到，图1示出了根据现有技术的放大器电路的实施例；图2示出了根据本发明的放大器电路的第一实施例；以及图3示出了根据本发明的放大器电路的第二实施例。
具体实施例方式在下面的介绍中，放大器电路的对于本领域技术人员来说公知的元件将仅仅以简 化的方式涉及，特别是关于放大器电路的各个晶体管是如何制造的。本发明的放大器电路 主要用于在电子设备中基于来自石英振荡器的反相的振荡信号供给至少一个时钟或时基 信号。下面介绍的晶体管优选为M0S晶体管，但是，也可想到用双极型晶体管或M0S与双极 型晶体管的组合来制造放大器电路。在这一点上，注意，下面介绍的各个PM0S晶体管定义 了具有第一类型的导电性的M0S晶体管，而各个NM0S晶体管定义了具有第二类型的导电性 的M0S晶体管，但也可想到相反的情况。图2示出了低噪音放大器电路1的第一实施例。此电路为运算跨导放大器电路 (0TA)。本发明的放大器电路主要基于上面介绍且在图1中示出的放大器电路的结构。放大器电路1因此首先包含PM0S晶体管P3与P4的差动对。差动对的PM0S晶体管的源极被连接为接收经由电流源3产生的恒定电流差动对的第一 PM0S晶体管P3的 栅极限定了非反转输入XOTT，而所述对的第二PM0S晶体管P4的栅极限定了反转输入XIN。差 动对的第一 PM0S晶体管P3的一个漏极直接连接到第一电流镜的第一二极管连接的NM0S 晶体管N2。第一二极管连接的NM0S晶体管N2的源极直接连接到供电电压源VDD的低电位 端子，特别是连接到地。差动对的第二 PM0S晶体管P4的一个漏极直接连接到第二电流镜 的第一二极管连接的NM0S晶体管N3。第一二极管连接的NM0S晶体管N3的源极直接连接 到地。第三电流镜的第一二极管连接的PM0S晶体管P2被连接到第二电流镜的第二NM0S 晶体管N4的漏极，其栅极连接到第一二极管连接的NM0S晶体管N3的栅极和漏极。第二 NM0S晶体管N4的源极直接连接到地，而第三电流镜的第一二极管连接的PM0S晶体管P2的 源极直接连接到供电电压源的高电位端子VDD。经过第一二极管连接的NM0S晶体管N3的 电流因此可在第二电流镜的第二 NM0S晶体管N4中镜像，从而经过第三电流镜的第一 PM0S 晶体管P2。第三电流镜还包含第二 PM0S晶体管P1，其栅极连接到第一二极管连接的PM0S 晶体管P2的栅极和漏极，且其源极连接到高电位端子VDD。经过第一二极管连接的PM0S晶 体管P2的电流因此可在第二 PM0S晶体管P1中镜像。第三电流镜的第二 PM0S晶体管P1的漏极连接到第一电流镜的第二 NM0S晶体管 N1的漏极，以便限定放大器电路的第一输出0UT1。第一电流镜的第二 NM0S晶体管m的栅 极连接到第一二极管连接的NM0S晶体管N2的栅极和漏极，而第二 NM0S晶体管附的源极 直接连接到地。因此，第三电流镜在供电电压源VDD的两个端子之间与第一电流镜并与第二 电流镜串联连接。这允许第一输出信号0UT1轨到轨变化。电流源3连接到地，其供给具有确定值——例如在几个微安左右——的极化电流 IP。电流源3串联连接到第四电流镜的第一二极管连接的PM0S晶体管P5。第一二极管连 接的PM0S晶体管P5的源极连接到供电电压源的高电位端子VDD。第四电流源还包含第二 PM0S晶体管P6，其栅极连接到第一二极管连接的PM0S晶体管P5的栅极和漏极，其源极连 接到高电位端子VDD。经过第一二极管连接的PM0S晶体管P5的电流IP因此可在第二 PM0S 晶体管P6中镜像，以便向差动对的PM0S晶体管的源极供给具有确定值的恒定电流由 于具有供给恒定电流Io的第二 PMOS晶体管P6的第四电流镜，可以获得好的电源电压抑制 比。此第二 PMOS晶体管P6因此允许与电力供给轨的较小的耦合，这具有减小电力噪音的 作用。为了如本发明所寻求获得的那样对放大器电路相位噪音非常轻微地降级，所述放 大器电路还包含两个补充NMOS晶体管N6和N7。第一补充NMOS晶体管N6与第一电流镜的 第一二极管连接的NMOS晶体管N2并联连接。此第一补充NM0S晶体管N6的源极因此连接 到地，其漏极连接到第一 NM0S晶体管N2的栅极和漏极以及差动对的第一 PM0S晶体管P3 的漏极。第一补充NM0S晶体管N6的栅极连接到该对的第一 PM0S晶体管P3的栅极，其构 成放大器电路1的非反转输入XOTT。因此，此第一补充NMOS晶体管N6与差动对的第一 PM0S 晶体管P3的组合构成反转器电路。第二补充NM0S晶体管N7与第二电流镜的第一二极管连接的NM0S晶体管N3并联 连接。此第二补充NM0S晶体管N7的源极因此连接到地，其漏极连接到第一 NM0S晶体管N3 的栅极和漏极以及差动对的第二 PM0S晶体管P4的漏极。第二补充NM0S晶体管N7的栅极连接到该对的第二 PM0S晶体管P4的栅极，其构成放大器电路1的反转输入XIN。因此，此 第二补充NM0S晶体管N7与差动对的第二 PM0S晶体管P4的组合构成另一反转器电路。由于补充NM0S晶体管N6和N7，此装置防止了放大器电路相位噪音的显著降级或 任何显著的抖动。被供到放大器电路的输入XIN和XotT的反相的振荡信号因此可被变换以 获得能够轨到轨延伸的至少一个输出脉冲信号0UT1。由于反转器对的输入的对称性，也可 获得好的占空比。在差动对的PM0S晶体管P3和P4之间导通转换过程中，第一或第二电流 镜的栅极电压主动且更为迅速地下降。因此，必须变为非导通状态的各个电流镜中的电流 迅速下降，这防止了产生任何显著的相位噪音。这些补充NM0S晶体管N6和N7也保证了放 大器电路1的显著的附加增益。放大器电路1可由连续的供电电压源(未示出)——其可以为电池——供电。此 供电电压源的高电位VDD的值可被选择为在例如1. 5和2V之间。为了在P硅衬底中制造放大器电路1的M0S晶体管，例如，差动对的PM0S晶体管 P3和P4的井(well)可被连接到源端子。相比于井被直接连接到供电电压VDD的高电位端 子时，这进一步增大了放大器电路增益。然而，NM0S晶体管井直接连接到地。为了更为清楚地显示具有补充NM0S晶体管N6和N7的放大器电路1的优点，参照 下面的表。对于图1所示现有技术的放大器电路以及图2所示根据本发明的放大器电路， 此表以dBc/Hertz为单位来比较相位噪音(1Hz带宽的噪音功率和载波信号功率之间的比， 用分贝数表达)。来自石英振荡器的振荡信号的频率高于10MHz，优选为等于16MHz。并对 于每个移动频率在1Hz的带宽内对相对于振荡信号中心频率移动的多种频率比较相位噪 音。因此，可以看到，根据本发明的放大器电路的相位噪音一般比现有技术的放大器电路的 噪音低10dB以上。这为本发明的放大器电路1给出了集成到电子设备中以提供用于所述 设备的定时运行的时钟输出信号的非常明显的优点。 除了补充NM0S晶体管N6和N7，本发明的放大器电路包含用于供给反转输出信号 OUT的电路输出上的反转器。此反转器由在供电电压VDD的两个端子之间与PM0S晶体管P7 串联连接的NM0S晶体管N5构成。反转器的两个M0S晶体管的栅极连接到第一与第三电流 镜的第二 NM0S和PM0S晶体管m和P1的漏极，反转器的两个M0S晶体管的漏极供给反转 的输出信号OUT。此反转器将第一与第三电流镜的第二 M0S晶体管的漏极的高阻抗连接节 点0UT1转换为低阻抗输出信号。各个电流镜的各个M0S晶体管可具有同样的大小。然而，在某些电流镜中，也可以想到制造与第二M0S晶体管不同大小的第一 M0S晶体管，以便对电流进行镜像，其为电流镜 的M0S晶体管的大小的函数。一般而言，差动对的PM0S晶体管具有相比于放大器电路1的 其他M0S晶体管相对较大的大小。然而，也可以想到制造低功率放大器电路，其仍然以高于 10MHz的频率运行。图3示出了低噪音反大器电路1的第二实施例。由于放大器电路的此第二实施例 非常类似于第一实施例，为简化起见，与图2所示具有相同参考标号的元件不再介绍。放大器电路1的第二实施例的唯一不同在放大器电路输入处添加了电容器C1与 C2以及电阻器R1与R2。放大器电路输入上的DC电压等级必须不太高，以便保证补充NM0S 晶体管N6和N7以低反转运行——如果可能的话——以获得最大的增益。一般地，如果放 大器电路输入信号为来自Pierce石英振荡器的振荡信号，DC电平接近于阈值NM0S电压， 补充NM0S晶体管N6与N7以低反转运行，因此，图2的第一实施例是足够的。然而，在其他 的应用中，可能必须考虑显著的DC电压等级，这需要添加电容器C1与C2以及电阻器R1与 R2。第一电阻器R1因此布置在差动对的第一晶体管P3以及第一补充NM0S晶体管N6 的栅极与漏极之间。第一电容器C1布置在非反转输入上，具有第一电极以及用于在非反转 输入上接收第一振荡信号的第二电极XOTT，第一电极连接到第一 PM0S晶体管P3和第一补充 NM0S晶体管N6的栅极。第二电阻器R2布置在差动对的第二 PM0S晶体管P4以及第二补 充NM0S晶体管N7的栅极和漏极之间。第二电容器C2布置在反转输入上，具有第一电极和 用于在反转输入上接收第二振荡信号的第二电极XIN，第一电极连接到第二 PM0S晶体管P4 和第二补充NM0S晶体管N7的栅极，第二振荡信号与第一振荡信号反相。各个电阻器R1与 R2的电阻值一般必须具有比PM0S晶体管P3与P4的输入阻抗高的值。此电阻值可被选择 为在470k0hm或IMOhm左右。各个电容器C1与C2的电容值在理论上必须具有相比于差动 对的输入阻抗较低的阻抗值。如果各个PM0S晶体管P3与P4的栅极上的电容值在200fF 左右，电容器C1与C2的电容值可以在2pF左右。这意味着，差动对的PM0S晶体管的栅极 上的输入信号电压没有太大地降低。这些电阻和电容值也作为振荡信号频率——其可以在 16MHz左右——的函数决定。上面介绍的放大器电路可有利地以集成形式以0. 25 um,0. 18 u m或其他CMOS技 术在P掺杂的硅衬底上制造。这提供了低噪音和低功率放大器电路。应当注意，图2、3所示的实施例也可使用双极型晶体管或双极型与MOS(BiCMOS) 晶体管的组合来制造。对于具有双极型晶体管的实施例，电流源可与输出反转器的晶体管 串联连接，如果供电电压过高的话。在使用双极型晶体管制造的放大器电路的情况下，所述 放大器电路所产生的相位噪音一般低于用M0S晶体管制造的放大器电路的。然而，采用双 极形晶体管，放大器电路可为高电力消耗器。对于上面给出的介绍，本领域技术人员在不脱离权利要求限定的本发明的范围的 情况下可想到低相位噪音放大器电路的几种变形。放大器电路也可用NM0S晶体管的差动 对、具有PM0S晶体管的第一与第二电流镜、具有NM0S晶体管的第三和第四电流镜以及补充 PM0S晶体管制造。
权利要求
一种放大器电路(1)，其包含输入上的具有第一类型的导电性的晶体管(P3，P4)的差动对，其中，该对的各个晶体管的源极或发射极被连接为接收由电流源(I0，3)所产生的电流，该对的第一晶体管(P3)的栅极或基极限定了非反转输入(XOUT)，该对的第二晶体管(P4)的栅极或基极限定反转输入(XIN)，差动对的第一晶体管(P3)的漏极或集电极连接到第一电流镜(N1，N2)的具有第二类型的导电性的二极管连接的晶体管(N2)，差动对的第二晶体管(P4)的漏极或集电极连接到第二电流镜(N3，N4)的具有第二类型的导电性的二极管连接的晶体管(N3)，第三电流镜的具有第一类型的导电性的二极管连接的晶体管(P2)连接到第二电流镜的具有第二类型的导电性的第二晶体管(N4)的漏极或集电极，而第三电流镜的具有第一类型的导电性的第二晶体管(P1)的漏极或集电极连接到第一电流镜的具有第二类型的导电性的第二晶体管(N1)的漏极或集电极，以便限定放大器电路的输出(OUT1)，第三电流镜在供电电压源(VDD)的两个端子之间与第一电流镜并与第二电流镜串联连接，以便允许输出信号(OUT1)轨到轨运行，其特征在于包含第一补充晶体管(N6)，第一补充晶体管(N6)具有第二类型的导电性、与第一电流镜的二极管连接的晶体管(N2)并联连接并以反转器的方式与差动对的第一晶体管(P3)连接，其中，第一补充晶体管的栅极或基极连接到差动对的第一晶体管的栅极或基极，且其特征在于包含第二补充晶体管(N7)，第二补充晶体管(N7)具有第二类型的导电性、与第二电流镜的二极管连接的晶体管(N3)并联连接并以反转器的形式与差动对的第二晶体管(P4)连接，其中，第二补充晶体管的栅极或基极连接到差动对的第二晶体管的栅极或基极。
2.根据权利要求1的放大器电路(1)，其特征在于包含第四电流镜，第四电流镜包含二 级管连接的晶体管(P5)以及第二晶体管(P6)，二级管连接的晶体管(P5)具有第一类型的 导电性，并在供电电压(VDD)的两个端子之间串联连接到电流源(3)，第二晶体管(P6)具有 第一类型的导电性，并连接到二极管连接的晶体管，以便以特定的比例对电流源的电流进 行镜像，以便将镜像的电流供到差动对的晶体管(P3，P4)的源极或发射极。
3.根据权利要求1的放大器电路(1)，其特征在于，差动对的第一与第二晶体管为PM0S 晶体管，且其特征在于，第一与第二电流镜的晶体管为NM0S晶体管，其源极连接到供电电 压源(VDD)的低电位端子，且其特征在于，第三和第四电流镜的晶体管为PM0S晶体管，其源 极连接到供电电压源(VDD)的高电位端子，且其特征在于，第一与第二补充晶体管为NM0S晶 体管。
4.根据权利要求1的放大器电路(1)，其特征在于包含反转器(N5，P7)，反转器(N5， P7)由在供电电压(VDD)的两个端子之间与PM0S晶体管(P7)串联连接的NM0S晶体管(N5) 构成，其中，反转器的两个M0S晶体管的栅极连接到第一与第三电流镜的第二晶体管(N1， P1)的漏极或集电极，反转器的两个晶体管的漏极供给反转的输出信号(OUT)。
5.根据权利要求1的放大器电路(1)，其特征在于包含布置在差动对的第一M0S晶体 管(P3)与第一补充晶体管(N6)的栅极和漏极之间的第一电阻器(R1)；布置在差动对的第 二 M0S晶体管(P4)和第二补充晶体管(N7)的栅极和漏极之间的第二电阻器(R2)，以便保 证补充晶体管以低反转运行。
6.根据权利要求5的放大器电路(1)，其特征在于包含第一电容器(C1)，其第一电极 连接到差动对的第一 M0S晶体管(P3)的栅极，第二电极(Xom)被提供为接收第一振荡信号；第二电容器(C2)，其第一电极连接到差动对的第二M0S晶体管(P4)的栅极，第二电极(XIN) 被提供为接收与第一振荡信号反相的第二振荡信号。
7.根据权利要求1的放大器电路(1)，其特征在于，电路的M0S晶体管被配置为允许分 别被供到电路的反转输入(XIN)和非反转输入(XOTT)的处于高于10MHz的频率的反相的两 个振荡正弦信号转换为至少一个轨到轨输出脉冲信号(0UT1，OUT)。
8.根据权利要求1的放大器电路，其特征在于，电路的M0S晶体管被配置为，对于大约 16MHz的电路输入上的振荡信号频率，相比于由不具有任何补充M0S晶体管(N6，N7)的结 构所产生的噪音，以至少10dB降低相位噪音。
9.根据权利要求1的放大器电路(1)，其特征在于，差动对的M0S晶体管(P3，P4)为 PM0S晶体管，其井被电气连接到源，以便增大放大器电路增益。
全文摘要
放大器电路(1)包含输入上的PMOS晶体管(P3，P4)的差动对，其源极从电流源(3)接收电流。该对的第一晶体管(P3)的栅极限定了非反转输入(XOUT)，该对的第二晶体管(P4)的栅极限定反转输入(XIN)。差动对的第一晶体管(P3)的漏极被连接到第一电流镜(N1，N2)的二极管连接的NMOS晶体管(N2)，差动对的第二晶体管(P4)的漏极被连接到第二电流镜(N3，N4)的二极管连接的NMOS晶体管(N3)，第三电流镜的二极管连接的晶体管(P2)连接到第二电流镜的第二NMOS晶体管(N4)的漏极，而第三电流镜的第二PMOS晶体管(P1)的漏极连接到第一电流镜的第二NMOS晶体管(N1)的漏极，以便限定第一输出(OUT1)，其由反转器(N5，P7)反转，以便供给能够轨到轨变化的反转输出信号(OUT)。第一补充NMOS晶体管(N6)以反转器的方式与差动对的第一PMOS晶体管(P3)连接，第二补充NMOS晶体管(N7)以反转器的形式与差动对的第二MOS晶体管(P4)连接。
文档编号H03F3/45GK101860332SQ20101015945
公开日2010年10月13日 申请日期2010年4月6日 优先权日2009年4月7日
发明者C·贝拉斯克斯 申请人:斯沃奇集团研究和开发有限公司