专利名称：具低功率消耗的运算放大器的制作方法
技术领域：
本发明涉及一种运算放大器，其是尤指ー种具有低功率消耗的运算放大器。
背景技术：
现今科技蓬勃发展，信息商品种类推陈出 新，满足了众多民众不同的需求。早期显示器多半为阴极射线管(Cathode Ray Tube, CRT)显示器，由于其体积庞大与耗电量大，而且所产生的辐射线，对于长时间使用显示器的使用者而言有危害身体的疑虑，因此，现今市面上的显示器渐渐将由液晶显示器(Liquid Crystal Display, LCD)取代旧有的CRT显示器。液晶显示器具有轻薄短小、低辐射与耗电量低等优点，也因此成为目前市场主流。液晶显示器为ー种外型轻薄的平面显示装置(Flat Panel Display,FPD),其具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管显示器(Cathode Ray TubeDisplay, CRT),因而被广泛地应用在笔记型计算机、个人数位助理(Personal DigitalAssistant, PDA)、平面电视或行动电话等信息产品上。液晶显示器包含一液晶显示面板(Liquid Crystal Panel)、一时序控制器(Timing Controller, TC0N)、一闸极驱动器(GateDriver)及一源极驱动器(Source Driver)。时序控制器是用来产生影像资料讯号，及驱动液晶显示面板所需的控制讯号和时脉讯号。闸极驱动器是用来产生开启或关闭画素电路阵列的扫描讯号，而源极驱动器则依据影像资料讯号、控制讯号和时脉讯号来产生液晶显示面板的驱动讯号。现今液晶显示面板驱动芯片朝向高分辨率发展，而每一级源极皆经由运算放大器输出并驱动负载。由于分辨率越高所需要使用越多的运算放大器，如此便会有不小的运算放大器所产生的静态电流。为了解决此问题，唯一的方法就是将运算放大器的静态操作电流限制在很小的变化范围内。然而，一般习知的运算放大器是利用浮动源极随耦(Floatingsource follower)的方式控制输出静态电流,但此架构的运算放大器易受制程变动而造成输出级静态电流过大，而导致过大的静态功率消耗。因此，如何针对上述问题而提出一种新颖运算放大器，其可有效降低功率消耗，使可解决上述的问题。
发明内容
本发明的目的之一，在于提供一种具低功率消耗的运算放大器，其通过ー浮动偏压产生电路位于ー差动电路与ー输出级电路之间，而依据ー控制讯号产生一浮动电压以控制输出级电路的一输出讯号的电压准位上升或下降，而达到一个运算放大器可快速充放电的能力，进而增加运算放大器的应用范围。本发明的目的之一，在于提供一种具低功率消耗的运算放大器，其通过ー浮动偏压产生电路使运算放大器在驱动时可限制输出电流，以达到低功率消耗的目的。本发明所述的ー种具低功率消耗的运算放大器，其包含—差动电路,接收一输入讯号,产生一控制讯号；
ー输出级电路，耦接该差动电路，并依据该控制讯号，产生ー输出讯号；以及
一浮动偏压产生电路，耦接于该差动电路与该输出级电路之间，并依据该控制讯号产生ー浮动偏压，以控制该输出讯号的电压位准上升或下降。本发明中，其中该输出级电路包含一第一晶体管，耦接该差动电路，并受控于该控制讯号；以及一第二晶体管，耦接该第一晶体管与该浮动偏压产生电路，并依据该浮动偏压而使该输出讯号的电压位准上升或下降。本发明中，其中该输出级电路更包含ー电流源，用以提供一偏压电流；以及ー控制开关，耦接该电流源，并受控于该浮动偏压，而使该偏压电流控制该第二晶 体管使输出讯号的电压位准上升或下降。本发明中，其中该浮动偏压产生电路为ー运算放大单元。本发明中，其中该运算放大单元包含一第一电流源，耦接ー电源端；一第一晶体管，其一端耦接该第一电流源，并该第一晶体管的闸极耦接该差动电路的ー输出端；以及一第二晶体管，其一端耦接该第一电流源与该第一晶体管，并该第二晶体管的闸极耦接该差动电路。本发明中，其中该运算放大单元更包含—第二电流源，其一端稱接于该第一晶体管的一基底与该第二晶体管的一基底，而该第二电流源的另一端耦接ー接地端。本发明中，其中该运算放大器更包含一第一ニ极管，其一端耦接该第一晶体管的另一端，而该第一ニ极管的另一端耦接一接地端；以及—第二ニ极管，其一端耦接该第二晶体管的另一端，而该第二ニ极管的另一端耦接该接地端。本发明中，其中该第一ニ极管与该第二ニ极管为一场效晶体管。本发明中，其中该差动电路包含—第一晶体管，其一闸极接收该输入讯号；一第二晶体管，其一端耦接该第一晶体管，其另一端耦接ー电源端，并该第二晶体管的ー闸极耦接该第二晶体管的ー汲极；一第三晶体管，其一端耦接该电源端，并该第三晶体管的ー闸极耦接该第二晶体管的该闸扱；以及一第四晶体管，其一端耦接该第三晶体管与该差动电路的ー输出端，并该第四晶体管的一闸极接收该输入讯号；以及ー电流源，其一端耦接该第一晶体管与该第四晶体管，该电流源的另一端耦接该接地端本发明的有益效果本发明通过ー浮动偏压产生电路位于一差动电路与一输出级电路之间，而依据ー控制讯号产生一浮动电压以控制输出级电路的一输出讯号的电压准位上升或下降，而达到一个运算放大器可快速充放电的能力，进而增加运算放大器的应用范围，并浮动偏压产生电路使运算放大器在驱动时可限制输出电流，以达到低功率消耗的目的。
图I为本发明的运算放大器的一实施例的电路图；图2为本发明的运算放大器的另ー实施例的电路图；图3为图2的运算放大器的详细电路图；图4A为图3的运算放大器的ー实施例的动作状态电路图；图4B为图3的运算放大器的另ー实施例的动作状态电路图； 图4C为图3的运算放大器的另ー实施例的动作状态电路图；图5为本发明的运算放大器的另ー实施例的电路图；图6为本发明的运算放大器的另ー实施例的电路图；图7A为图5的运算放大器的ー实施例的动作状态电路图；图7B为图5的运算放大器的另ー实施例的动作状态电路图；以及图7C为图5的运算放大器的另ー实施例的动作状态电路图。图号对照说明本发明I 运算放大器10 差动电路100第一晶体管102第二晶体管104第三晶体管106第四晶体管108第五晶体管20 输出级电路200第六晶体管202第七晶体管204第二电流源206第一控制开关208第七晶体管210第五电流源212第十晶体管214第二控制开关30 浮动偏压产生电路300第三电流源302第八晶体管304第九晶体管306第一ニ极管308第二ニ极管310第四电流源
具体实施例方式为使对本发明的结构特征及所达成的功效有更进ー步的了解与认识，用以较佳的实施例及附图配合详细的说明，说明如下请參阅图1，是为本发明的运算放大器的ー实施例的电路图。如图所示，本发明的具低功率消耗的运算放大器I包含一差动电路10、ー输出级电路20与一浮动偏压产生电路30。差动电路10于一输入端IN, IP,而接收一输入讯号产生一控制讯号，输出级电路20耦接差动电路10，并依据控制讯号产生ー输出讯号，即差动电路10会依据负载的状况而控制输出级电路20的输出讯号的电压准位上升或下降，以控制运算放大器I而驱动高准位(driving high)或驱动低准位(driving low)。由于一般运算放大器仅能对负载进行充电或放电，即对一般运算放大器不是对负载充电能力较强就是对负载放电能力较强，也就是输出级电路20的输出讯号的电压准位上升就是对负载进行充电，相反地，输出级电路20的输出讯号的电压准位下降就是对负载进行放电。所以，本发明为了使运算放大器I具有对负载充电与放电能力而增加浮动偏压产生电路30。浮动偏压产生电路30耦接于差动电路10与输出级电路20之间，并依据控制讯号产生一浮动电压，而控制输出讯号的电压准位上升或下降。由于差动电路10会依据负载的状况而控制输出级电路20的输出讯号的电压准位，所以，浮动偏压产生电路30即可依据控制讯号而得知需对负载进行充电或是放电，而产生浮动电压，以控制输出讯号的电压准位上升或下降，如此，本发明通过浮动偏压产生电路30依据差动电路10的控制讯号产生浮动电压以控制输出级电路20的输出讯号的电压准位上升或下降，而达到ー个运算放大器可快速充放电的能力，进而增加运算放大器的应用范围。请ー并參阅图2，其为本发明的运算放大器的另ー实施例的电路图。如图所示，本 实施例与图I的实施例不同之处，在于本实施例的浮动偏压产生电路30为ー运算放大単元30。运算放大单元30耦接于差动电路10与输出级电路20之间，并依据控制讯号产生浮动电压，而控制输出讯号的电压准位上升或下降。以下是针对本发明的运算放大器I的详细电路进行说明，首先，差动电路10包含一第一晶体管100、一第二晶体管102、一第三晶体管104、一第四晶体管106与一第一电流源108。第一晶体管100具有ー闸极、一汲极与一源扱。第一晶体管100的闸极接收输入讯号，于本实施例中，输入讯号为差动电路10的ー输出端OUTl的讯号(图中未示)，第二晶体管102的一端耦接第一晶体管100，其另一端耦接一电源端VDD，即第二晶体管102具有ー闸极、一汲极与一源极，第二晶体管102的汲极耦接第一晶体管100的汲极，第二晶体管102的源极耦接电源端VDD，并第二晶体管102的闸极耦接第二晶体管102的汲扱。第三晶体管104的一端耦接电源端VDD，第三晶体管104的另一端耦接第四晶体管106，即第三晶体管104具有ー闸极、一汲极与一源扱。第三晶体管104的源极耦接电源端VDD，第三晶体管104的闸极耦接第二晶体管102的闸极，第四晶体管106的一端耦接第三晶体管104与输入讯号，即第四晶体管106具有ー闸极、一汲极与一源扱。第四晶体管106的汲极耦接第三晶体管104的汲极，第四晶体管106的源极耦接第一晶体管100的源极，第四晶体管106的闸极接收输入讯号，于本实施例中，第一晶体管100的闸极与第四晶体管106的闸极分别为差动电路10的一负输入端与一正输入端。第一电流源108的一端稱接第一晶体管100与第四晶体管，电流源的另一端耦接ー接地端GND。本发明的输出级电路20包含一第五晶体管200与一第六晶体管202。第五晶体管200耦接并受控于控制讯号，即第五晶体管200具有ー闸极、一汲极与一源扱。第五晶体管200的一源极耦接电源端VDD，第五晶体管200的汲极耦接运算放大器I的输出端，第五晶体管200的闸极接收差动电路10的控制讯号，第六晶体管202耦接第五晶体管200与浮动偏压产生电路30，即第六晶体管202具有ー闸极、一汲极与一源扱。第六晶体管202的汲极耦接第五晶体管200与运算放大器I的输出端，第六晶体管202的源极耦接于接地端GND，第六晶体管202的闸极依据浮动偏压产生电路30所产生的浮动偏压而使输出讯号的电压位准上升或下降，以可对负载进行充放电。
此外，为了配合运算放大器I具有快速充放电能力，输出级电路20更包含一第二电流源204 —第一控制开关206与一第七晶体管208。第二电流源204的一端耦接电源端Vdd,并用以提供ー偏压电流Ibias,第一控制开关206耦接第二电流源204，并受控于浮动偏产生电路30所产生的浮动偏压使偏压电流控制第六晶体管202让输出讯号的电压位准上升或下降，第七晶体管208具有ー闸极、一汲极与一源扱。第七晶体管208的汲极耦接第一控制开关206的一端，第七晶体管的源极耦接于接地端GND，第七晶体管208的闸极耦接第六晶体管202与第一控制开关206的另一端，其中，第七晶体管208与第六晶体管202在第ー控制开关206导通时，而形成ー电流镜电路，如此，电流镜电路所产生的电流可以控制运算放大器I的输出讯号，并此电流镜电路所产生的电流并依据浮动偏压产生电路30所产生的浮动电压而改变，且浮动偏压产生电路30所产生的浮动电压而改变又依据控制讯号而改变，所以，本发明即可通过浮动偏压产生电路30而依据控制讯号产生浮动电压以控制输出级电路20的输出讯号的电压准位上升或下降，而达到一个运算放大器可快速充放电的能力，进而增加运算放大器的应用范围。请ー并參阅图3，其为图2的运算放大器的详细电路图。如图所示，本发明的浮动 偏压产生电路30为ー运算放大単元。浮动偏压产生电路30包含一第三电流源300、一第八晶体管302、一第九晶体管304、一第一ニ极管306与一第二ニ极管308。第三电流源204的一端耦接电源端VDD，并用以提供ー电流，第八晶体管302的一端耦接第三电流源300，第八晶体管302的一闸极耦接差动电路10的输出端，第九晶体管304的一端耦接第三电流源300，即第九晶体管304的一源极耦接第三电流源300与第八晶体管302的源极，第九晶体管304的闸极耦接差动电路10的第一晶体管100与第二晶体管102之间，第一ニ极管306的一端耦接第八晶体管302，第一ニ极管306的另一端耦接于接地端GND，第二ニ极管308的一端耦接第九晶体管304，第二ニ极管308的另一端耦接于接地端GND。其中，第一ニ极管306与第二ニ极管308为ー场效晶体管。另外，本发明的浮动偏压产生电路30更包含一第四电流源310。第四电流源310的一端耦接第八晶体管302的一基底(body)与第九晶体管304的一基底，而第四电流源310的另一端耦接于接地端GND，如此，本发明通过第四电流源310耦接第八晶体管302的基底与第九晶体管304的基底而降低第八晶体管302与第九晶体管304的门槛电压Vth，进而可避免浮动偏压产生电路30产生误动作。例如，当第八晶体管302与第九晶体管304的闸极上的电压为4伏特V，则第八晶体管302与第九晶体管304的源极上的电压必须超过4. 8伏特V以上，才可使第八晶体管302与第九晶体管304，所以，本发明通过第四电流源310耦接第八晶体管302的基底与第九晶体管304的基底而降低第八晶体管302与第九晶体管304的门槛电压VTH，即第八晶体管302与第九晶体管304的源极上的电压低于4. 8伏特V，就可以可使第八晶体管302与第九晶体管304正常工作，如此，可以降低功率消耗，并且可避免运算放大单元误动作。请ー并參阅图4A，其为本发明的运算放大器的一实施例的动作状态电路图。如图所示，此为本发明的运算放大器I为ー稳定状态(Steady state)，在此稳定状态，运算放大器I的输出端OUT的输出电流为Jmii=IK2^+ Ki-Vf2J .................................(I)
并且节点O2的电压为O2=Vgs=授+ V1'.......................................⑵其中，K1与K2分别为第二电流源204与第六晶体管202的电流參数，Vtl与Vt2分别为第二电流源204与第六晶体管202的门槛电压，所以，由上述公式⑴与公式(2)可知，本发明可通过控制 第二电流源204与第六晶体管202的面积大小，使输出电流Iwt相关于偏压电流Ibias，如此，可以通过调整偏压电流Ibias而限制输出电流Iwt的大小。请ー并參阅图4B，其为本发明的运算放大器的另ー实施例的动作状态电路图。如图所示，本实施例的运算放大器I的动作状态是用以驱动高准位(driving high),此动作状态中，差动电路10会导通第五晶体管200，而浮动偏压产生电路30会截止第一控制开关206，如此，电源端Vdd会产生输出电流Itjut并经过第五晶体管200，而对负载进行充电。请ー并參阅图4C，其为本发明的运算放大器的另ー实施例的动作状态电路图。如图所示，本实施例的运算放大器I的动作状态是用以驱动低准位(driving low),此动作状态中，差动电路10会截止第五晶体管200，而浮动偏压产生电路30会导通第一控制开关206而使电流镜电路映射偏压电流Ibias而在第六晶体管202产生输出电流1_，以对负载进行放电。请參阅图5与图6，为本发明的运算放大器的另ー实施例的电路图。如图所示，本实施例与图I的实施例不同之处，在于本实施例的运算放大器I的输出级电路20包含一第五电流源210、一第十晶体管212与一第二控制开关214。第五电流源210的一端耦接电源端VDD，第五电流源210的另一端耦接第六晶体管202的闸极，第十晶体管212的一端耦接电源端Vdd与第五电流源210的一端，而第十晶体管212的另一端耦接于第五电流源210的一端，即第十晶体管212并联于第五电流源210，并第十晶体管受控于ー偏压，第二控制开关214的一端耦接第六晶体管202与第十晶体管212，并第二控制开关214的另一端耦接于接地端GND，且第二控制开关214受控于浮动偏压产生电路30。请ー并參阅图7A，其为本发明的运算放大器的一实施例的动作状态电路图。如图所示，此为本发明的运算放大器I为ー稳定状态(Steady state)，在此稳定状态，第十晶体管212的面积大小可以限制第五电流源210所产生的电流，进而达到限制本实施例的运算放大器I的输出电流的大小。请ー并參阅图7B，其为本发明的运算放大器的另ー实施例的动作状态电路图。如图所示，本实施例的运算放大器I的动作状态是用以驱动高准位(driving high),此动作状态中，差动电路10会导通第五晶体管200，而浮动偏压产生电路30会导通第二控制开关214，如此，电源端Vdd会产生输出电流Itjut并经过第五晶体管200，而对负载进行充电。请ー并參阅图7C，其为本发明的运算放大器的另ー实施例的动作状态电路图。如图所示，本实施例的运算放大器I的动作状态是用以驱动低准位(driving low),此动作状态中，差动电路10会截止第五晶体管200，而浮动偏压产生电路30会亦会截止第二控制开关214而使第五电流源210所产生的电流经过第六晶体管202，而对负载进行放电。综上所述，本发明的具低功率消耗的运算放大器通过ー差动电路接收ー输入讯号，产生ー控制讯号；一输出级电路耦接差动电路，并依据控制讯号，产生ー输出讯号；以及ー浮动偏压产生电路耦接于差动电路与输出级电路之间，并依据控制讯号产生一浮动偏压，以控制输出讯号的电压位准上升或下降。如此，本发明通过ー浮动偏压产生电路位于一差动电路与ー输出级电路之间，而依据ー控制讯号产生一浮动电压以控制输出级电路的一输出讯号的电压准位上升或下降，而达到一个运算放大器可快速充放电的能力，进而增加运算放大器的应用范围，并浮动偏压产生电路使运算放大器在驱动时可限制输出电流，以达到低功率消耗的目的。
综上所述，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
权利要求
1.一种具低功率消耗的运算放大器，其特征在于，其包含 一差动电路，接收一输入讯号，产生ー控制讯号； ー输出级电路，耦接该差动电路，并依据该控制讯号，产生ー输出讯号；以及ー浮动偏压产生电路，耦接于该差动电路与该输出级电路之间，并依据该控制讯号产生一浮动偏压，以控制该输出讯号的电压位准上升或下降。
2.如申权利要求I所述的运算放大器，其特征在于，其中该输出级电路包含 一第一晶体管，耦接该差动电路，并受控于该控制讯号；以及 一第二晶体管，耦接该第一晶体管与该浮动偏压产生电路，并依据该浮动偏压而使该输出讯号的电压位准上升或下降。
3.如申权利要求2所述的运算放大器，其特征在于，其中该输出级电路更包含 一电流源，用以提供ー偏压电流；以及 ー控制开关，耦接该电流源，并受控于该浮动偏压，而使该偏压电流控制该第二晶体管使输出讯号的电压位准上升或下降。
4.如申权利要求I所述的运算放大器，其特征在于，其中该浮动偏压产生电路为ー运算放大单元。
5.如申权利要求4所述的运算放大器，其特征在于，其中该运算放大单元包含 一第一电流源，稱接一电源端； 一第一晶体管，其一端耦接该第一电流源，并该第一晶体管的闸极耦接该差动电路的ー输出端；以及 一第二晶体管，其一端耦接该第一电流源与该第一晶体管，并该第二晶体管的闸极耦接该差动电路。
6.如申权利要求5所述的运算放大器，其特征在于，其中该运算放大单元更包含 一第二电流源，其一端耦接于该第一晶体管的一基底与该第二晶体管的一基底，而该第二电流源的另一端耦接ー接地端。
7.如申权利要求5所述的运算放大器，其特征在于，其中该运算放大器更包含 一第一ニ极管，其一端耦接该第一晶体管的另一端，而该第一ニ极管的另一端耦接ー接地端；以及 一第二ニ极管，其一端耦接该第二晶体管的另一端，而该第二ニ极管的另一端耦接该接地端。
8.如申权利要求7所述的运算放大器，其特征在于，其中该第一ニ极管与该第二ニ极管为ー场效晶体管。
9.如申权利要求I所述的运算放大器，其特征在于，其中该差动电路包含 一第一晶体管，其一闸极接收该输入讯号； 一第二晶体管，其一端耦接该第一晶体管，其另一端耦接ー电源端，并该第二晶体管的ー闸极耦接该第二晶体管的ー汲极； 一第三晶体管，其一端耦接该电源端，并该第三晶体管的ー闸极耦接该第二晶体管的该闸扱；以及 一第四晶体管，其一端耦接该第三晶体管与该差动电路的ー输出端，并该第四晶体管的一闸极接收该输入讯号；以及ー电流源，其一端耦接该第一晶体管与该第四晶体管，该电流源的另一端耦接该接地 端。
全文摘要
本发明是有关于一种具低功率消耗的运算放大器，其通过一差动电路接收一输入讯号，产生一控制讯号；一输出级电路耦接差动电路，并依据控制讯号，产生一输出讯号；以及一浮动偏压产生电路耦接于差动电路与输出级电路之间，并依据控制讯号产生一浮动偏压，以控制输出讯号的电压位准上升或下降。如此，本发明可达到一个运算放大器可快速充放电的能力，进而增加运算放大器的应用范围，并浮动偏压产生电路使运算放大器在驱动时可限制输出电流，以达到低功率消耗的目的。
文档编号H03F1/02GK102868376SQ20121032761
公开日2013年1月9日 申请日期2012年9月3日 优先权日2011年11月23日
发明者刘炳麟 申请人:矽创电子股份有限公司