专利名称：模拟数字转换电路的制作方法
技术领域：
本发明是有关于一种转换电路，尤其是指一种模拟数字转换电路。
背景技术：
现今，微电脑系统具备了快速运算、储存数据的能力，在目前的机电系统中，微电脑所制作而成的控制器(controller)早已取代旧时纯机械式或是电机机械式的控制机构。微电脑内部的讯号模式，皆为数字式讯号，即通常所谓的逻辑“0”或“1”，逻辑0代表低电位，通常在微电脑系统中为0伏特，逻辑1代表高电位，通常在微电脑系统中为5伏特。 然而在自然界中的物理现象，当予以数量化之后往往是呈现连续的输入讯号，因此若欲将外界物理量的变化量传入微电脑中进行运算，或是要由微电脑输出命令驱动装置时，就需要将讯号进行转换的处理。一般所量测的电压或电流等连续讯号，可称之为输入讯号。把输入讯号转换成数字讯号的装置则称为模拟对数字转换器(analog to digital converter，ADC)。在模拟对数字讯号的转换技术上，有各种不电路架构以完成工作，分别为(1)单斜率ADC(Single Slope Integrating A/D Converter) (2)双 14 $ ADC(DoubleSlope Integrating A/D Converter)。在模拟数字转换器中，都具备有一积分电路，如图1所示，输入讯号Iin经由包含电容C和运算放大器12的积分电路进行积分，如此即可在运算放大器12的输出端D产生一积分讯号，如图2所示此积分讯号为一三角波讯号。比较器14比较积分讯号与一参考讯号Vref以产生一比较讯号。计数器16耦接比较器14的输出端以计数比较讯号，以表示计数一个三角波讯号，如此即可产生数字讯号，比较讯号更作为一重置讯号RST以重置积分电路，以产生下一个积分讯号，即产生下一个三角波讯号。由上述可知，比较器14每比较积分讯号与参考讯号而产生一比较讯号后，就必须要重置积分电路，以产生下一个积分讯号。所以以一 12位模拟数字转换器而言，计数器16 要计数4096次，所以积分电路就必须要被重置4096次。习知的积分电路在重置时，是会产生非线性误差antegral Non-Linearity, INL)，且非线性误差会被累积，因此，此非线性误差会随着积分电路被重置的次数增加而增加，如此则会降低模拟数字转换器的精确度。因此，如何减少非线性效应的产生为现今发展模拟数字转换器的一大重要课题。因此，本发明即在针对上述问题而提出一种模拟数字转换电路，其可减少积分电路被重置的次数，而减少非线性效应，以解决上述问题。
发明内容
本发明的目的在于提供一种模拟数字转换电路，其藉由比较器依序比较积分讯号与复数参考讯号，而产生复数比较讯号，第一计数电路计数该些比较讯号而产生一重置讯号以重置积分电路，由于积分电路在比较器产生复数比较讯号后，才被重置一次，如此可减少积分电路被重置的次数，而减少非线性效应，以提高模拟数字转换电路的精确度。
为了达到上述的目的，本发明是一种模拟数字转换电路，其包含有一积分电路，积分一输入讯号以产生一积分讯号；一参考讯号产生电路，依序产生复数个参考讯号；一比较器，接收该积分讯号与该些参考讯号，并依序比较该积分讯号与该些参考讯号，以依序产生复数个比较讯号；以及一第一计数电路，接收该些比较讯号，并计数该些比较讯号，以产生一重置讯号而重置该积分电路与该第一计数电路。本发明中，其中该参考讯号产生电路更包含一分压电路，接收一参考电压，而产生该些参考讯号；以及一开关模块，耦接该分压电路与该比较器之间，以依序传送该些参考讯号至该比较器，该开关模块受控于该第一计数电路。本发明中，其中该分压电路包含复数个电阻，该些电阻相互串联。本发明中，其中该积分电路更包含一运算放大器，接收该输入讯号；一电容，并联于该运算放大器，以产生该积分讯号；一第一放电开关，耦接该电容的一端与一第一放电端之间，该第一放电开关受控于该第一计数电路；以及一第二放电开关，耦接该电容的另一端与一第二放电端之间，该第二放电开关受控于该第一计数电路。本发明中，其中该积分讯号为一三角波讯号。本发明中，其中该比较器为一迟滞比较器。本发明中，其中该第一计数电路包含一计数器，计数该些比较讯号，而产生一计数讯号；以及一逻辑电路，依据该计数讯号产生该重置讯号。本发明中，其中该计数器更包含复数个正反器，其相互串联，以计数该些比较讯号而产生该计数讯号。本发明中，其更包含一第二计数电路，耦接该第一计数电路以计数该重置讯号，以产生一计数讯号；以及一闩锁电路，接收该第一计数电路与该第二计数电路的该些计数讯号，以产生一栓锁讯号。本发明具有的有益效果本发明所述模拟数字转换电路的积分电路在比较器产生该些比较讯号后，才被重置一次，如此即可减少积分电路被重置的次数，以降低积分电路的非线性误差，而提高模拟数字转换电路的精确度。
图1是现有技术的积分电路的电路图；图2是现有技术的积分电路的波形图；图3是本发明的模拟数字转换电路的一较佳实施例的电路图；以及
图4是本发明的模拟数字转换电路的一较佳实施例的波形图<图号对照说明C电容Iin 输入讯号RST重置讯号Vcmo第二放电端Veefp参考电压12运算放大器16计数器22运算放大器26第一放电开关30参考讯号产生电路34开关模块50第一计数电路54逻辑电路63闩锁电路67参考讯号
Vcffli第一放电端 Vref参考讯号 Veefn参考准位
14比较器
20积分电路
24电容
28第二放电开关
32分压电路
40比较器
52正反器
61第二计数电路
65积分讯号
69小三角波讯号
具体实施例方式为使对本发明的结构特征及所达成的功效有更进一步的了解与认识，用以较佳的实施例及附图配合详细的说明，说明如下首先，请参阅图3与图4，其是本发明的模拟数字转换电路的一较佳实施例的电路图与波形图。如图所示，本发明模拟数字转换电路包含一积分电路20、一参考讯号产生电路 30、一比较器40与一第一计数电路50。积分电路20接收一输入讯号Iin并积分输入讯号 Iin而产生如图4所示的一积分讯号65。于此实施例中，输入讯号Iin为一电流讯号。参考讯号产生电路30依序产生复数个参考讯号。比较器40的正输入端与负输入端分别接收积分电路20所产生的积分讯号65与参考讯号产生电路30所产生的该些参考讯号，并依序比较积分讯号65与该些参考讯号，以产生复数比较讯号。本发明模拟数字转换电路的比较器40的一较佳实施例为一迟滞比较器。再参阅图3，第一计数电路50耦接比较器40的输出端，以接收比较器40所产生的该些比较讯号并计数该些比较讯号。第一计数电路50计数该些比较讯号的次数至一门坎值时，即产生一重置讯号RST 重置积分电路20。积分电路20是在比较器40比较积分讯号65与该些参考讯号而产生该些比较讯号之后，才被第一计数电路50重置一次，如此即可以降低积分电路20被重置的次数，以可减低积分电路20的非线性误差，而提高模拟数字转换电路的精确度。此外，本发明模拟数字转换电路的积分电路20更包含一运算放大器22、一电容对、一第一放电开关26与一第二放电开关观。运算放大器22的输入端接收输入讯号Iin。 电容M并联于运算放大器22以产生积分讯号65。当输入讯号Iin输入于积分电路20时， 积分电路20即会积分输入讯号Iin而产生积分讯号65。如图4所示，本发明模拟数字转换电路的积分讯号65为一三角波讯号。第一放电开关沈耦接电容M的一端与一第一放电端V。mi之间，且受控于第一计数电路50的重置讯号RST。第二放电开关观耦接电容M的另一端与一第二放电端V。m。之间，且亦受控于第一计数电路50的重置讯号RST。第一重置讯号RST用于导通第一放电开关沈与第二放电开关28，以对电容22进行放电而重置积分电路20。如此，积分电路20是会重新积分输入讯号Iin而产生下一个积分讯号65，即产生下一个三角波讯号。再参阅图3，本发明模拟数字转换电路的参考位讯号生电路30更包含一分压电路 32与一开关模块34。分压电路32的两端分别接收一参考电压Vkefp与一参考准位VKEFN，分压电路32包含复数个电阻，且该些电阻相互串联以分压该参考电压Vkefp,以产生如图4所示的不同准位的复数参考讯号67，该些参考讯号67的准位是逐渐提高。开关模块34耦接分压电路32与比较器40之间，以依序传送不同准位的该些参考讯号67至比较器40，以供比较器40比较积分讯号65与该些参考讯号67，而产生复数比较讯号。一旦，积分讯号65的准位高于参考讯号产生电路30所提供的一参考讯号67的准位时，开关模块34即会切换而传送具有更高准位之下一参考讯号67至比较器40。由于积分讯号65的准位亦会逐渐提高，所以比较器40比较积分讯号65与该些参考讯号67会产生复数比较讯号。参考讯号产生电路30提供不同准位的参考讯号67至比较器40而与积分讯号65进行比较，所以比较器40所产生的每一比较讯号即相当于一个小三角波讯号69。 因此，第一计数电路50计数该些比较讯号的数量，即相当于计数三角波讯号69的数量。本发明的开关模块34受控于第一计数电路50，第一计数电路50每计数一个比较讯号即会控制开关模块34，以传输不同准位的参考讯号67至比较器40。本发明的开关模块30包含有复数开关，而分别耦接于分压电路32的该些电阻与比较器40之间，以提供不同准位的参考讯号67至比较器40。该些开关受控于第一计数电路50。复参阅图3，本发明模拟数字转换电路的第一计数电路50包含一计数器与一逻辑电路M。于此实施例中，计数器包含有复数正反器52且相互串联，该些正反器52为D型正反器52。每一正反器52的一输入端D 与一反向输出端QB是相耦接，该些正反器52的第一个正反器的一频率输入端CK是耦接比较器40的输出端，以接收比较讯号。此外，除该些正反器52的最后一个正反器之外，每一正反器52的一输出端Q是耦接下一个正反器52的一频率输入端CK，而相串联。每一正反器52的输出端Q即分别输出计数讯号BO B3，该些计数讯号BO B3为二进制。上述计数器用于计数比较讯号的数量，即相当于计数三角波讯号69的数量，而对应输出该些计数讯号BO B3。该些计数讯号BO B3可用于做为控制开关模块34的控制讯号，以控制开关模块34的该些开关，以传输不同准位的参考讯号67至比较器40。此实施例的计数器是利用复数正反器52实现，但并不局限本发明的第一计数电路50的计数器仅能由正反器52 所构成，此领域技术人员可知计数器亦可由其它常用电路构成。逻辑电路M耦接计数器以接收该些计数讯号BO B3，并依据该些计数讯号BO B3而得知三角波讯号69的数量。逻辑电路M依据该些计数讯号BO B3而得知三角波讯号69的数量达到门坎值时，即产生重置讯号RST而重置积分电路20，以重新积分输入讯号 Iin产生下一个新积分讯号65，即产生下一个大三角波讯号。此实施例的门坎值为预先设定于逻辑电路M内，其值依据使用需求而可改变。此外，重置讯号RST亦会重置第一计数电路50的计数器，于此实施例中即藉由重置讯号RST重置该些正反器52，以重新计数比较器40所输出的复数比较讯号。
由上述说明可知，第一计数电路50是用于计数该些比较讯号的数量即计数小三角波讯号69的数量，并在比较讯号的数量达到门坎值时即重置积分讯号65，以产生下一个积分讯号，且重置计数讯号BO B3。如此，每一积分讯号65是相当于包含有固定数量的小三角波讯号69。再参阅图3，本发明更包含一第二计数电路61与一闩锁电路63。第二计数电路61 接收第一计数电路50所产生的重置讯号RST并计数重置讯号RST，而产生一计数讯号并传送至栓锁电路63。第二计数电路61所产生的计数讯号是表示积分讯号65的数量，即表示积分电路20所产生的大三角波讯号的数量。栓锁电路63更耦接第一计数电路50以接收该些计数讯号BO B3，如此栓锁电路63依据第一计数电路50的该些计数讯号BO B3以及第二计数电路61的计数讯号，即可得知积分讯号65的数量以及积分讯号65所包含的小三角波讯号69的数量。换言之，小三角波讯号69的总数量即为积分讯号65的数量与每一积分讯号65所包含的小三角波讯号69的数量的乘积。栓锁电路63依据第一计数电路50 的该些计数讯号BO B3与第二计数电路61的计数讯号，而产生一栓锁讯号，以提供给后续电路。栓锁讯号提供给后续电路的运用会随着不同电路设计而不同，且并非为本发明的主要技术特征，所以在此则不详述。运用本发明的模拟数字转换电路是可降低积分电路20被重置的次数，而减少非线性效应，而提高模拟数字转换电路的精确度。举例来说，以一 12位模拟数字转换电路而言，其必须产生4096个小三角波讯号。因此，一般现有技术模拟数字转换电路的积分电路必须要被重置4096次。然而，本发明的积分电路20是不需要被重置4096次，假若本发明的参考讯号产生电路30可提供16个不同准位的参考讯号67，也就是一个积分讯号65可相对包含有16个小三角波讯号69，所以第一计数电路50为4位计数电路，再设计第二计数电路61为8位计数电路，而用于计数积分讯号65的数量，如此即可达到12位的功用。换言之，本发明的积分电路20仅需被重置256次，所以重置次数而仅有现有技术的16分之一。 如此，即可有效可降低积分电路20被重置的次数，而减少非线性效应，而提高模拟数字转换电路的精确度，上述第一计数电路50为4位计数电路与第二计数电路61为8位计数电路仅为本发明的一较佳实施例，第一计数电路50与第二计数电路61是可依据使用需求而设计并不局限上述的实施例。综上所述，本发明模拟数字转换电路包含积分电路、参考讯号产生电路、比较器与第一计数电路，积分电路积分输入讯号以产生积分讯号，参考讯号产生电路依序产生复数参考讯号，比较器接收积分电路所产生的积分讯号与参考讯号产生电路产生的该些参考讯号，并依序比较积分讯号与该些参考讯号，以产生复数比较讯号，第一计数电路计数该些比较讯号，以产生重置讯号而重置积分电路，如此，即可达到减少重置积分电路的次数以减少非线性效应，而提高模拟数字转换电路的精确度。综上所述，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
权利要求
1.一种模拟数字转换电路，其特征在于，其包含有 一积分电路，积分一输入讯号以产生一积分讯号； 一参考讯号产生电路，依序产生复数个参考讯号；一比较器，接收该积分讯号与该些参考讯号，并依序比较该积分讯号与该些参考讯号， 以依序产生复数个比较讯号；以及一第一计数电路，接收该些比较讯号，并计数该些比较讯号，以产生一重置讯号而重置该积分电路与该第一计数电路。
2.如权利要求1所述的模拟数字转换电路，其特征在于，其中该参考讯号产生电路更包含一分压电路，接收一参考电压，而产生该些参考讯号；以及一开关模块，耦接该分压电路与该比较器之间，以依序传送该些参考讯号至该比较器， 该开关模块受控于该第一计数电路。
3.如权利要求2所述的模拟数字转换电路，其特征在于，其中该分压电路包含复数个电阻，该些电阻相互串联。
4.如权利要求1所述的模拟数字转换电路，其特征在于，其中该积分电路更包含 一运算放大器，接收该输入讯号；一电容，并联于该运算放大器，以产生该积分讯号；一第一放电开关，耦接该电容的一端与一第一放电端之间，该第一放电开关受控于该第一计数电路；以及一第二放电开关，耦接该电容的另一端与一第二放电端之间，该第二放电开关受控于该第一计数电路。
5.如权利要求1所述的模拟数字转换电路，其特征在于，其中该积分讯号为一三角波讯号。
6.如权利要求1所述的模拟数字转换电路，其特征在于，其中该比较器为一迟滞比较器。
7.如权利要求1所述的模拟数字转换电路，其特征在于，其中该第一计数电路包含 一计数器，计数该些比较讯号，而产生一计数讯号；以及一逻辑电路，依据该计数讯号产生该重置讯号。
8.如权利要求7所述的模拟数字转换电路，其特征在于，其中该计数器更包含 复数个正反器，其相互串联，以计数该些比较讯号而产生该计数讯号。
9.如权利要求1所述的模拟数字转换电路，其特征在于，其更包含一第二计数电路，耦接该第一计数电路以计数该重置讯号，以产生一计数讯号；以及一闩锁电路，接收该第一计数电路与该第二计数电路的该些计数讯号，以产生一栓锁讯号。
全文摘要
本发明涉及一种模拟数字转换电路，其包含一积分电路、一参考讯号产生电路、一比较器与一第一计数电路，积分电路积分一输入讯号以产生一积分讯号，参考讯号产生电路依序产生复数参考讯号，比较器接收积分讯号与该些参考讯号，并依序比较积分讯号与该些参考讯号，以依序产生复数比较讯号，第一计数电路计数该些比较讯号，以产生一重置讯号而重置积分电路。由于积分电路系在比较器产生复数比较讯号后，才被重置一次，如此可达到减少积分电路被重置的次数，而减少非线性效应，以提高模拟数字转换电路的精确度。
文档编号H03M1/34GK102281069SQ201010199048
公开日2011年12月14日 申请日期2010年6月8日 优先权日2010年6月8日
发明者刘铭晃 申请人:矽创电子股份有限公司