专利名称：具有面积有效实现方式的推挽式低噪放大器的制作方法
技术领域：
本公开涉及通信设备，并且更具体地涉及在通信设备中使用的推挽式 (push-pull)低噪放大器(LNA)。
背景技术：
此处提供的背景描述是为了总体上呈现本公开的上下文。在此所称的本发明人的工作，就在此背景部分描述的工作的程度而言，以及就在提交时可能不被视为现有技术的本说明的方面，既不明确也不隐含地承认它们是本公开的现有技木。通信设备包括蜂窝设备、蓝牙 (BT)设备、全球定位系统(GPQ设备以及网络设备。网络设备可遵守多种标准，比如由电气和电子工程师协会(IEE^、第三代合作伙伴计划 (3GPP)和其他标准组织提出的那些标准。通信设备典型地经由射频(RF)收发器发送和接收RF信号。RF收发器有时可以被集成到这些设备中所使用的集成电路(IC)中。现在參考图1，通信设备10包括收发器12-1、12-2、...以及12_N(统称为收发器 12)，其中N是大于1的整数。收发器12可以遵守不同的通信标准。例如，收发器12-1可以遵守BT标准，收发器12-2可以遵守3GPP标准等等。有吋，通信设备10可以经由多个频带进行通信。因此，收发器12中的一些可以是多频带收发器。现在參考图2A，RF收发器100包括发射RF信号的发射器102以及经由天线105 接收RF信号的接收器104。发射器102可以是超外差发射器、直接转换发射器或其他合适的发射器。接收器104可以是超外差接收器、直接转换接收器或其他合适的接收器。虽然示出了单个天线，但是RF收发器100可以经由多个天线发射和接收RF信号。 例如，这些多个天线可以被布置成多输入多输出(MIMO)配置。现在參考图2B，接收器104典型地包括RF前端模块106和RF下变频器模块108。 RF前端模块106典型地包括低噪放大器(LNA) 110和滤波器112。LNA 110放大经由天线 105接收的RF信号。滤波器112对LNA 110的输出进行滤波。RF下变频器模块108典型地包括LNA 114和下变频混频器116。LNA 114放大滤波器112的输出。混频器116可以通过使用布置成正交配置的混频器118和混频器120将 RF信号下变频成基带信号。振荡器122和90度移相器IM分别产生对混频器118和混频器120进行钟控的时钟信号。混频器118和混频器120分别产生同相(I)和正交(Q)输出， 这些输出是用于对进一步处理的基带处理电路的的输入。因此，收发器典型地包括多个LNA。此外，多频带收发器典型地包括针对频带的多个 LNA。
发明内容
ー种放大器集成电路(IC)包括推挽式配置，该推挽式配置包括推级和挽级。第一线圈被配置成用于形成推级的第一负反馈电感(degeneration inductance) 0第二线圈被配置成用于形成挽级的第一负反馈电感。第一和第二线圈是同心的。在其他特征中，该放大器IC还包括被配置成用于向放大级输入第一信号的第一迹线，以及被配置成用于向放大级输入第二信号的第二迹线。第一迹线邻近并且接近第一线圈的第一部分。第二迹线邻近并且接近第一线圈的第二部分。第二部分被布置为面对并且相对于第一部分。在其他特征中，第一线圈和第二线圈各自具有第一端子和第二端子。挽级包括第一晶体管，该第一晶体管具有被配置成用于连接到第一线圈的第一端子的第一端子、第二端子以及控制端子。推级包括第二晶体管，该第二晶体管具有被配置成用于连接到第二线圈的第一端子的第一端子、第二端子以及控制端子。第一线圈和第二线圈的第二端子分別被配置成用于连接到公共电势和电源电压。在其他特征中，挽级还包括第三晶体管，该第三晶体管具有被配置成用于连接到第一晶体管的第二端子的第一端子以及第二端子。推级还包括第四晶体管，该第四晶体管具有被配置成用于连接到第三晶体管的第二端子的第一端子，以及被配置成用于连接到第 ニ晶体管的第二端子的第二端子。在其他特征中，该放大器IC还包括输入电感，该输入电感具有被配置成用于接收输入信号的第一端子、以及被配置成用于连接到第一晶体管的控制端子的第二端子。该放大器IC还包括电容，该电容具有被配置成用于连接到第一晶体管的控制端子的第一端子， 以及被配置成用于连接到第二晶体管的控制端子的第二端子。通过详细说明、权利要求和附图，本公开的更多适用性范围将变得更明显。详细说明和具体示例仅用于说明而不是要限制本公开的范围。
通过详细说明和所附附图，本公开将变得更容易理解，在附图中图1是根据现有技术的通信设备的功能框图；图2A是根据现有技术的收发器的功能框图；图2B是根据现有技术的接收器的功能框图；图3是差分低噪放大器(LNA)的示意图；图4是包括使用线圈形成的电感的差分LNA的示意图；图5A-图5D描绘了单端LNA和差分推挽式LNA的构建块；图6是包括用于形成放大级和推挽级的电感的2个单独线圈的差分推挽式LNA的示意图；图7A-图7D描绘了当推挽式LNA被集成在集成电路(IC)中时所使用的电感的面积有效实现方式；图8是包括电感的面积有效实现方式的差分推挽式LNA的示意图；图9A是单端推挽式LNA的示意图9B是包括用于形成放大级和推挽级的电感的2个单独线圈的单端推挽式LNA 的示意图；图9C是包括电感的面积有效实现方式的单端推挽式LNA的示意图；图IOA是没有共射共基晶体管的单端LNA的示意图；图IOB描绘了当图IOA的单端LNA集成在IC中时用于实现源极负反馈电感的螺旋形电感器的布局；图IOC是不具有共射共基晶体管的单端推挽式LNA的示意图；图IOD描绘了当图IOC的单端推挽式LNA集成在IC中时、用于实现源极负反馈电感的同心螺旋形电感器的布局；图IOE描绘了通过切开图IOB的螺旋形电感器而形成图IOD的同心螺旋形电感器；图IlA-图IlC描绘了在图10B、图IOD和图IOE中所示的螺旋形电感器的不同形状的示例；图12描绘了包括使用电感的面积有效实现方式的差分推挽式LNA的IC ；图13描绘了图12的IC中面积有效电感的布局；图14描绘了面积有效电感和用于向IC中的差分推挽式LNA馈送输入信号的迹线的布局；图15描绘了面积有效电感和接近IC中的面积有效电感的迹线的布局；图16描绘了包含包括图15所示的面积有效电感和迹线的差分推挽式LNA的IC ； 以及图17描绘了在图16的迹线和面积有效电感之间的耦合。
具体实施例方式以下说明本质上仅用于举例说明而绝不是要限制本公开、其应用或使用。为了清楚起见，将在附图中使用相同标号来标识类似的元件。如此处所使用的，短语“至少A、B和 C之一”应当被解释为表示使用非排他性逻辑OR的逻辑(A或B或C)。应该理解，方法中的步骤可以按不同順序执行而不改变本公开的原理。现在參考图3，其示出了低噪放大器(LNA) 200。仅举例说明，LNA 200可以使用互补金属氧化半导体(CMOS)场效应晶体管(FET)来实现。仅举例说明，本公开包括使用负极性MOS(NMOS)跨导放大器和NMOS共射共基晶体管的LNA的示例。但是，本领域普通技术人员将理解，本公开中示出和说明的LNA可以替代地包括PMOS跨导放大器和PMOS共射共基
晶体管。在图3中，例如，LNA 200包括布置为共射共基配置的NMOS晶体管M1-M4。晶体管 Ml和M3是跨导放大器。晶体管Ml经由电感Lg接收输入RFin(负)。晶体管M3经由电感 Lg接收输入RFip(正)。电感Ls连接到晶体管Ml、M3的每个的源扱。电阻负载も连接到共射共基晶体管 M2和M4的每个。跨过分别连接到共射共基晶体管M2和M4的电阻负载产生输出RF。P (正) 和RF。n(负)。LNA 200使用电感性源极负反馈来将LNA 200的输入阻抗与将RFin和Rhp输入到LNA 200的输入电路150的阻抗相匹配。具体地，晶体管Ml和晶体管M3的跨导(gm)以及电感Ls的电抗生成LNA 200的输入阻抗。输入阻抗的实部与将RFin和Rhp输入到LNA 200 的输入电路150的阻抗近似地相匹配。因此，电感Ls称为源极负反馈电感。当LNA 200以差分形式集成到集成电路中吋，源极负反馈电感Ls被实现为具有电感2LS的线圈。该线圈可包括一匝或多匝线。线圈具有中心抽头以及分别连接到LNA 200 的点a和点b的端ロ a和端ロ b。现在參考图4，其示出了可以集成到IC中的LNA 201。LNA 201至少在一方面不同于图3的LNA 200。在LNA 201中，LNA 200的源极负反馈电感Ls实现为具有电感2LS的线圈202。线圈202可以包括一匝或多匝线。线圈202具有中心抽头203以及分别连接到 LNA201的点a和点b的端ロ a和端ロ b。如图所示，线圈202连接到公共电势。因此，跨过晶体管Ml和晶体管M3的每个的源极和公共电势的电感是Ls。典型地，收发器可以包括多个LNA。例如，收发器的RF前端模块和RF下变频模块中的每个可以包括LNA。每个LNA可包括线圈。当收发器集成到IC中吋，LNA的线圈占用 IC的很大面积。此外，LNA—般是输入放大器(即，用在收发器的输入级的放大器)。因此，LNA不会使用典型地用在输出放大器(即，使用在输出级的放大器)中的推挽式配置。例如，推挽式配置典型地用在功率放大器中，比如用在输出级的A类和B类放大器。但是，推挽式配置提高了放大器的效率并减少了功耗。因此，没有推挽式配置，LNA具有较低的效率和较高的功耗。本公开涉及高效率和面积有效的LNA。具体地，LNA使用推挽式配置来提高LNA的效率。具体地，LNA的功耗減少，这是因为具有推挽式配置的LNA仅使用传统LNA所使用的电流的一半。此外，在基本上不损失LNA的线性度和噪声水平的情况下，获得了效率和功耗的増益。此外，根据本公开的LNA使用减少了线圈在IC中占用的面积的电感器的面积有效实现方式。通过将LNA的输入线耦合到电感器，进ー步优化了面积有效实现方式(S卩，电感器布局的面积进一歩減少)。本公开如下组织。在图5A-图5D中，进ー步详细示出了 LNA的推挽式配置。在图 6-图8中，示出了差分LNA中的电感器的面积有效实现方式。在图9A-图IlC中，示出了单端LNA中的电感器的面积有效实现方式。在图12-图17中，通过将LNA的输入线耦合到电感器，进ー步减少了电感器布局的面积。现在參考图5A-图5D，示出了单端LNA和差分推挽式LNA的构建块。在图5A中， 示出了单端LNA 210。在图5B中，单端LNA210被划分成形成LNA 2 20的2个并行的部分。在图5C中，图5B的放大器的部分之ー被从NMOS转换成PM0S，从而形成单端推挽式LNA 230。在图5D中，使用图5C的单端推挽式LNA 230形成差分推挽式LNA 2400在图5A中，单端LNA 210包括布置为共射共基配置的NMOS晶体管Ml和M2。晶体管Ml是跨导放大器并且经由电感Lg接收输入RFi。源极负反馈电感Ls连接到晶体管Ml 的源扱。电阻负载も连接到共射共基晶体管M2。偏置电压Vb偏置共射共基晶体管M2。跨过电阻负载も产生输出RF。。单端LNA 210使用感应源极负反馈，将LNA 210的输入阻抗与将RFi输入到单端LNA 210的输入电路211的阻抗相匹配。具体地，晶体管Ml的跨导(gm)和源极负反馈电感 Ls的电抗产生单端LNA210的输入阻杭。输入阻抗的实部与将RFi-入到单端LNA 210的输入电路211的阻抗相近似匹配。在图5B中，单端LNA 210被划分成2个部分，并且这2个部分并行连接以形成LNA 220。因此，LNA 220实际上包括单端LNA 210的2个部分。连接到晶体管M1/2的每个的源极的电感2LS有效地形成净电感Ls的并行组合。在图5C中，LNA 220的由虚线椭圆标识的部分被从NMOS转换成PM0S。如图所示， PMOS部分连接到NMOS部分以形成单端推挽式LNA 230。PMOS部分可称为推级，并且NMOS 部分可称为单端推挽式LNA 230的挽级。偏置电压Vbn用于偏置NMOS晶体管M2/2，该NMOS晶体管M2/2是NMOS部分的共射共基晶体管。偏置电压Vbp用于偏置PMOS晶体管MP2，该PMOS晶体管MP2是PMOS部分的共射共基晶体管。AC耦合电容Cae用于将输入RFi耦合到PMOS晶体管MP1，该PMOS晶体管MPl是PMOS部分的跨导放大器。NMOS部分包括连接到NMOS晶体管M1/2的源极的源极负反馈电感2LS。PMOS部分包括连接到PMOS晶体管MPl的源极的源极负反馈电感2LS'。源极负反馈电感2LS和2LS' 可以相等或近似相等。NMOS晶体管M1/2和PMOS晶体管MPl可以各自具有跨导(gm)。由 MPl的gm和2LS'的电抗产生的输入阻抗与由Ml/2的gm和2LS的电抗产生的输入阻抗相同。单端推挽式LNA 230包括2个源极负反馈电感，每个具有为单端LNA 210的2倍的源极负反馈电感。因此，当单端推挽式LNA 230在IC中使用时，单端推挽式LNA 230的源极负反馈电感比单端LNA210的源极负反馈电感占用IC的更多面积。在图5D中，差分推挽式LNA 240通过使用单端推挽式LNA 230形成。差分推挽式LNA 240的、包括晶体管MPla、MP2a、MPlb和MP2b的2个PMOS部分可被称为差分推挽式LNA 240的推级。差分推挽式LNA 240的、包括晶体管Mla/2、M2a/2、Mlb/2和M2b/2的 2个NMOS部分可被称为差分推挽式LNA 240的挽级。差分推挽式LNA 240包括4个源极负反馈电感值为2LS的2个电感以及值为 2LS'的2个电感。因此，当差分推挽式LNA 240在IC中使用吋，差分推挽式LNA 240源极负反馈电感比单端推挽式LNA 230的源极负反馈电感占用IC的更多面积。现在參考图6，差分推挽式LNA 250包括电感的第一实现方式。差分推挽式LNA 250至少在一方面不同于图5D的单端推挽式LNAMO。在差分推挽式LNA 250中，连接到跨导放大器Mla/2和Mlb/2的源极的各自值为2LS的2个电感被实现为具有电感4LS的线圈 252。线圈252可包括一匝或多匝线。线圈252具有中心抽头254以及分别连接到差分推挽式LNA 250的点a和点b的端ロ a和端ロ b。如图所示，线圈252连接到公共电势。因此，跨过晶体管Mla/2和Mlb/2的每个的源极和公共电势的电感是2LS。此外，在差分推挽式LNA 250中，连接到跨导放大器MP la/2和MPlb/2源极的各自值为2Ls'的2个电感被实现为具有电感4LS'的线圈沈2。电感4LS和4LS'可以相等或近似相等。线圈262可包括一匝或多匝线。线圈262具有中心抽头沈4以及分别连接到差分推挽式LNA 250的点c和点d的端ロ c和端ロ d。如图所示，线圈262连接到电源电压 Vdd。因此，跨过晶体管Mla/2和Mlb/2的每个的源极和电源电压Vdd的电感是2LS'。电感2LS和2LS'可以相等或近似相等。差分推挽式LNA 250仅使用图4的LNA 201所使用的电流的大约一半。因此，差分推挽式LNA 250消耗的功率比图4的LNA 201少。此外，差分推挽式LNA 250的线性度和噪声水平与LNA 201的线性度和噪声水平基本相同。但是，当集成到IC中吋，使用2个线圈252和沈2的差分推挽式LNA 250比LNA 201占用较大的IC面积。现在參考图7A-7图D，通过使用如下所述的电感的第二实现方式可以减少LNA在 IC中占用的面积。第二实现方式包括将用于实现电感的线圈切割或切开成两半。用于形成线圈的线被沿着线的长度切开。例如，线可从中心切开。所产生的两半是同心的。每半个线圈与整个线圈具有相同或近似相同的电感。因此，当具有电感L的单个线圈被切割成同心的两半吋，其可以用作各自具有电感L的2个线圏。因此，可以去除差分推挽式LNA250的线圈252和沈2中的ー个，并且可减少差分推挽式LNA 250在IC中占用的面积。在图7A中，例如，示出了具有电感2LS的线圈202。在图7B中，线圈202如虚线圆所示被切开成两半。用于形成线圈202的宽度为W的线可沿着线的长度被切割。线可在宽度的中心被切割，从而使得所产生的两半(同心线圈)204和206各自具有为W/2的宽度。例如，使用线形成的线圈202可以具有外半径Rl和内半径R2。线的宽度W可定义为W= (R1-R2)。线圈202可以沿着线的长度在宽度W的中心被切割，从而使得形成的同心线圈204和206各自具有为W/2的宽度。仅为了举例说明，线圈202被示出形状为圆形的。可以考虑其他形状。其他形状的非排他列表包括椭圆形、三角形、四边形和多边形。当具有电感2LS的线圈202被如上所述切开成两半时，所产生的同心线圈204和 206各自具有电感2LS。这是因为通过将线切开成两半而改变线的宽度/直径并不改变或仅轻微改变同心线圈204和206的电感。改变宽度仅改变所产生的同心线圈204和206的寄生电阻。同心线圈204和206中的ー个可以连接到图6的差分推挽式LNA250的节点a和节点b，而另一半可连接到节点c和节点d。当同心线圈204和206隔开较小间隔吋，没有电流(直流或交流)流过虚线(即，从一半到另一半，并且反之亦然)。因此，当同心线圈204 和206隔开较小间隔吋，每一半可处于不同的DC电势。但是节点a和点b之间的AC电势差可以与节点c和节点d之间的AC电势差相同。因此，虽然同心线圈204和206的DC属性可以不同，但是同心线圈204和206的RF属性与线圈202的RF属性相同。在图7C中，以示意形式示出了同心线圈204和206。因此，虚线圆被省略。同心线圈204和206中的每ー个具有电感2LS。此外，同心线圈204和206的耦合系数K近似为 1(_，K 1)。此外，同心线圈204和206的互感近似为2LS。这样，同心线圈204和206中的每ー个具有为4LS的有效电感。因此，如图7D所示，同心线圈204和206可以连接到差分推挽式LNA 250的节点 a-d。如图所示，外部的同心线圈204和内部的同心线圈206可以分别连接到公共电势和电源电压VDD。如图所示，DC电流通过节点c和节点d流进差分推挽式LNA 250，并且经由节点a和节点b返回。现在參考图8，差分推挽式LNA 260包括同心线圈204和206。类似于差分推挽式LNA 250，差分推挽式LNA 260仅使用图4的LNA201所使用的电流的一半。因此，差分推挽式LNA 260比图4的LNA201消耗更少的功率。此外，差分推挽式LNA 260的线性度和噪声水平与LNA 201和差分推挽式LNA 250的线性度和噪声水平基本上相同。但是，差分推挽式LNA 260与差分推挽式LNA 250至少在一方面不同。当集成在 IC中吋，使用2个同心线圈204和206的差分推挽式LNA 260比使用2个单独的线圈252 和沈2的差分推挽式LNA250占用的IC面积更少。贯穿本公开，仅出于举例说明而示出了 LNA的差分实现方式。本公开的教导也可应用于单端LNA。因此，可以在不损失单端LNA的线性度和噪声的情况下获得面积和功耗的类似的増益。现在參考图9A-图9C，例如，示出了根据本公开的单端推挽式LNA。在图9A中，为了方便起见，重新绘制了图5C的单端推挽式LNA 230。在图9B中，单端推挽式LNA 231分别使用具有电感2LS和2LS'的2个单独的线圈234和235来实现电感2LS和2LS'。在图9C中，单端推挽式LNA 232使用根据本公开的同心线圈208和209。同心线圈208和209替代图9A所示的电感2LS和2LS'和图9B所示的线圈234和235。如參考 7A-图7D所述，通过切开具有电感Ls的线圈来形成同心线圈208和209。如參考7A-图7D 所述，同心线圈208和209的有效电感是2LS。单端推挽式LNA 230、LNA 231和LNA 232仅使用图5A的单端LNA 210所使用的电流的一半。因此，单端推挽式LNA 230、LNA231和LNA 232比图5A的单端LNA 210消耗更少的功率。此外，单端推挽式LNA 230、LNA 231和LNA 232的线性度和噪声水平与单端 LNA 210的线性度和噪声水平基本相同。但是，单端推挽式LNA 232至少在一方面与单端推挽式LNA 231不同。当集成在 IC中吋，使用2个同心线圈208和209的单端推挽式LNA 232比使用2个线圈234和235 的单端推挽式LNA 230占用的IC面积更少。现在參考图IOA-图10E，螺旋形电感器可用于实现单端LNA的源极负反馈电感。 为了简化说明，示出了没有共射共基配置的单端LNA。但是，本领域普通技术人员会理解，共射共基配置可以与例如图9A-图9C所示的单端LNA —起使用，。在图IOA中，示出了没有共射共基配置的单端LNA 233。在图IOB中，示出了螺旋形电感器234。当单端LNA 233集成在IC中吋，使用螺旋形电感234来实现单端LNA 233 的源极负反馈电感Ls，以节省IC中的空间。在图IOC中，示出了没有共射共基配置的单端推挽式LNA 235。在图IOD中，示出了同心螺旋形电感器236。如图IOE所示，可以通过切开螺旋形电感器234来形成同心螺旋形电感器236。当单端推挽式LNA 235集成在IC中吋，使用同心螺旋形电感器236实现单端推挽式LNA 235的源极负反馈电感Ls，以节省IC中的空间。现在參考图IlA-图11C，在图10B、10D和IOE中示出的螺旋形电感器可以具有其他形状。例如，螺旋形电感器的部分(比如在图IlA中所示的螺旋形电感器234的部分 234-1)可以如图IlB所示被弯折成多种角度。仅举例来说，图IlB示出了电感器的一部分在一处被弯折。但是，这个部分可以在多于ー处被弯折。备选地，螺旋形电感器的部分可以如图IlC所示被弯折。也可以考虑其他形状和配置。现在參考图12，示出了根据本公开的包括差分推挽式LNA的IC300。电感Lpl和Lp2由图7D所示的外部线圈204实现。电感Lnl和Ln2由图7D所示的内部线圈206实现。典型地，IC 300外部的组件用来将差分推挽式LNA的输入阻抗与向IC 300输入RF&和RFin的外部输入电路301相匹配。例如，可使用IC 300外部的分流电感Ll和ー对串联电容Cl。差分推挽式LNA的、包括晶体管MPla、MPh、MPlb和MP2b的2个PMOS部分可以称为差分推挽式LNA的推级。差分推挽式LNA 240的、包括晶体管MNla、MN2a、MNlb和MN2b 的2个NMOS部分可以称为差分推挽式LNA的挽级。现在參考图13，示出了 IC 300的布局。如图所示，Vdd和Vss分別被施加于同心线圈204和206的宽度的中心点。包括同心线圈204和206的变压器302被定位成邻近IC 300的边缘300-1。边缘300-1距差分推挽式LNA的放大级比距推挽级更近。因此，变压器 302定位在差分推挽式LNA的放大级与边缘300-1之间。现在參考图14，示出了变压器302的第一示例。在第一示例中，变压器302-1是用于实现同心线圈204和206的两元件变压器。如图所示，将RFin和RF&馈送进IC 300的差分推挽式LNA的输入线或迹线，其围绕着变压器302-1布线。具体地，在迹线与同心线圈 204和206之间维持某一距离。该距离被称为禁止布线距离(ke印out distance)。将该距离保持成确保经由迹线的信号不影响同心线圈204和206的性能。换句话说，该距离确保在迹线与同心线圈204和206之间没有耦合。该距离可以是几十微米量级。 当IC 300包括N(其中N是大于1的整数)个差分推挽式LNA时(例如，在多频带收发器中)，在IC 300中使用禁止布线距离的N倍。现在參考图15，示出了变压器302的第二示例。在第二示例中，变压器302_2是三元件变压器。三个元件中的两个用于实现同心线圈204和206。第三个元件用于实现将 RFin和RF&馈送进IC 300的差分推挽式LNA的迹线。有效地，迹线被布线成邻近且接近同心线圈204和206，而没有禁止布线距离把迹线与同心线圈204和206隔开。于是，去除了禁止布线距离，并且IC 300中的面积被释放以用于其他用途。通过去除禁止布线距离而释放面积被称为将输入线或迹线压缩到源负反馈电感器。该压缩减少了电感值并且降低了变压器302-2所实现的电感的Q因子。在图14和图15中，仅举例来说，每个线圈包括多于ー匝线。典型地，IC可具有多个金属层。交越(crossover)连接不同金属层中的匝。当线圈包括单匝线时，该匝实现在 IC的金属层之一中，并且不需要交越。不论匝的数目如何，匝的下方和周围的区域中的金属物质被清除，以避免由于耦合造成的线圈的电感属性的干扰。现在參考图16，IC 310包括使用图15所示的三元件变压器302_2的差分推挽式 LNA。图15所示的变压器302-2实现如图16所示的电感Lnl、Ln2, Lpl、Lp2, Lin+和Lin_。用于将RFin和RFip馈送进差分推挽式LNA的迹线由变压器302-2的元件代替。在图15中，代替迹线的变压器302-2的元件被标识为电感Lin+和Lin_。图16中示意地示出了电感Lin+和
Lill-O在电感Lin+和Lin_与差分推挽式LNA的源极负反馈电感之间存在耦合。当电感布置为具有如图16所示的适当的极性时，耦合可以是有益的。包括同心线圈204和206以及迹线的变压器302_2被定位于邻近IC 310的、距放大级比距推挽级更近的边缘。换句话说，变压器302-2被定位在差分推挽式LNA的放大级与IC 310的距放大级比距推挽级更近的边缘之间。
现在參考图17，示出了在Lin+和Lin_与源极负反馈电感Lnl和Ln2之间的耦合的示例。随着^^增加，由于电感器耦合(Kpp和KJ，Vl减少并且V2増加。因此，耦合提升了跨过晶体管丽Ia的Ves。利用与Vin相反的极性获得相似的結果。因此，在电感Lin+和Lin_与源极负反馈电感之间的耦合増加了 LNA的増益。因此，耦合改进了噪声滤除。此外，耦合增加了阻抗匹配电路的Q因子。本公开的广泛的教导可实现为多种形式。因此，虽然本公开包括具体的示例，但是本公开的真实范围不应被限制，这是因为通过研究附图、说明书和下文的权利要求，其他修改将变得明显。
权利要求
1.ー种放大器集成电路(IC)，包括 推挽式配置，包括推级和挽级；第一线圈，被配置以形成所述推级的第一负反馈电感；以及第二线圈，被配置以形成所述挽级的第一负反馈电感，其中所述第一线圈和所述第二线圈是同心的。
2.根据权利要求1所述的放大器IC，还包括第一迹线，被配置以向放大级输入第一信号，其中所述第一迹线邻近并且接近所述第一线圈的第一部分；以及第二迹线，被配置以向所述放大级输入第二信号，其中所述第二迹线邻近并且接近所述第一线圈的第二部分，并且其中所述第二部分布置为面对并且相对于所述第一部分。
3.根据权利要求2所述的放大器IC，其中所述第一线圈和所述第二线圈以及所述第一迹线和所述第二迹线布置在所述放大级与所述放大器IC的边缘之间。
4.根据权利要求1所述的放大器IC，其中所述第一线圈被配置以形成所述挽级的第二负反馈电感，并且其中所述第二线圈被配置以形成所述推级的第二负反馈电感。
5.根据权利要求1所述的放大器IC，其中所述第一线圈和所述第二线圈具有下列形状之一圆形、螺旋形和多边形；并且其中所述第一线圈比所述第二线圈具有较大的面积。
6.根据权利要求1所述的放大器IC，其中所述第一线圈连接到公共电势，并且其中所述第二线圈连接到电源电压。
7.根据权利要求1所述的放大器IC，其中所述第一线圈和所述第二线圈各自具有第一端子和第二端子； 所述挽级包括第一晶体管，所述第一晶体管具有被配置以连接到所述第一线圈的第一端子的第一端子、第二端子以及控制端子；所述推级包括第二晶体管，所述第二晶体管具有被配置以连接到所述第二线圈的第一端子的第一端子、第二端子以及控制端子；所述第一线圈和所述第二线圈的第二端子被配置以分别连接到公共电势和电源电压。
8.根据权利要求7所述的放大器IC，其中所述挽级还包括第三晶体管，所述第三晶体管具有被配置以连接到所述第一晶体管的所述第二端子的第一端子以及第二端子；以及所述推级还包括第四晶体管，所述第四晶体管具有被配置以连接到所述第三晶体管的所述第二端子的第一端子，以及用于连接到所述第二晶体管的第二端子的第二端子。
9.根据权利要求8所述的放大器IC，还包括输入电感，具有被配置以接收输入信号的第一端子、以及被配置以连接到所述第一晶体管的所述控制端子的第二端子；以及电容，具有被配置以连接到所述第一晶体管的控制端子的第一端子、以及被配置以连接到所述第二晶体管的所述控制端子的第二端子。
10.根据权利要求1所述的放大器IC，其中所述所述第一线圈和第二线圈各自具有第一端子和第二端子； 所述挽级包括第一晶体管，具有被配置以连接到所述第一线圈的所述第一端子的第一端子、第二端子以及被配置以接收第一输入信号的控制端子；以及第二晶体管，具有被配置以连接到所述第一线圈的所述第二端子的第一端子、第二端子以及被配置以接收第二输入信号的控制端子；以及所述推级包括第三晶体管，具有被配置以连接到所述第二线圈的所述第一端子的第一端子、第二端子以及控制端子，以及第四晶体管，具有被配置以连接到所述第二线圈的所述第二端子的第一端子、第二端子以及控制端子。
11.根据权利要求10所述的放大器IC，其中 所述挽级还包括第五晶体管，具有被配置以连接到所述第一晶体管的所述第二端子的第一端子以及第 ニ端子，以及第六晶体管，具有被配置以连接到所述第二晶体管的所述第二端子的第一端子以及第 ニ端子；以及所述推级还包括第七晶体管，具有被配置以连接到所述第五晶体管的所述第二端子的第一端子、以及被配置以连接到所述第三晶体管的所述第二端子的第二端子，以及第八晶体管，具有被配置以连接到所述第六晶体管的所述第二端子的第一端子、以及被配置以连接到所述第四晶体管的所述第二端子的第二端子。
12.根据权利要求11所述的放大器IC，还包括第一电容，具有被配置以连接到所述第一晶体管的所述控制端子的第一端子、以及被配置以连接到所述第三晶体管的所述控制端子的第二端子；以及第二电容，具有被配置以连接到所述第二晶体管的所述控制端子的第一端子、以及被配置以连接到所述第四晶体管的所述控制端子的第二端子。
13.根据权利要求1所述的放大器IC，其中所述挽级包括第一极性的金属氧化物半导体场效应晶体管(MOSFET)，并且其中所述推级包括与第一极性相反的第二极性的M0SFET。
14.一种收发器，包括权利要求1所述的放大器IC，其中所述收发器包括接收器，其中所述接收器包括至少ー个低噪放大器(LNA)，并且其中所述至少ー个LNA包括放大级和推挽级。
15.ー种通信设备，包括权利要求14所述的收发器。
全文摘要
一种放大器集成电路(IC)包括推挽式配置，该推挽式配置包括推级和挽级。第一线圈被配置以形成推级的第一负反馈电感。第二线圈被配置以形成挽级的第一负反馈电感。第一和第二线圈是同心的。
文档编号H03F3/30GK102577110SQ201080021082
公开日2012年7月11日 申请日期2010年5月10日 优先权日2009年5月13日
发明者B·布伦, G·尤哈拉, S·苏塔德雅, 樊晓华 申请人:马维尔国际贸易有限公司