专利名称：具有精确电流引导的低功率高速差动驱动器的制作方法
技术领域：
本发明大体上涉及差动驱动器，且更特定来说，涉及混合(mixed)(或混合(hybrid))模式差动驱动器。
背景技术：
参考图式的图1，参考数字100 —般指示常规电路。电路100具有驱动器102，其通过输入端子INP及INN接收差动输入信号以驱动负载104 (其包括电阻RL)。并且，驱动器102 —般包含NPN晶体管Ql及Q2、NM0S晶体管Q3及Q4、电阻器Rl及R2及电流源106。在操作中，驱动器102提供电流通过输出端子OUTP及OUTN以驱动负载104。当逻辑高或“I”被施加到晶体管Ql的基极且逻辑低或“0”被施加到晶体管Q2的基极时，电流 通过晶体管Ql及电阻器Rl源送到端子0UTP，同时晶体管Q4(因为晶体管Q3及Q4交叉耦合)从输出端子OUTN汲取电流。或者，当逻辑高或“I”被施加到晶体管Q2的基极且逻辑低或“0”被施加到晶体管Ql的基极时，电流通过晶体管Q2及电阻器R2源送到端子0UTN，同时晶体管Q3(同样因为晶体管Q3及Q4交叉耦合)从输出端子OUTP汲取电流。然而，使用此配置，晶体管Q3及Q4的切换速度为驱动器102的操作速度的限制性因素。在双极性CMOS或BiCMOS工艺中，晶体管(其为场效应晶体管或FET)具有低的切换速度，所以对于使用BiCMOS工艺制造的集成电路或IC来说，驱动器102是不合意的。然而，简单地以双极性晶体管(即，NPN晶体管)替代晶体管Q3及Q4以发挥较高切换速度的优势也将是不合意的，因为双极性晶体管的结型二极管将限制输出电压摆幅。或者，因为晶体管Q3及Q4的性质，跨越端子OUTP及OUTN的静电放电或ESD事件可损坏晶体管Q3及Q4。此外，使用晶体管Q3及Q4可导致来自正反馈的振铃及/或封闭。因此，需要一种改善的驱动器。一些其它常规电路描述于以下文献中第6，847，232号美国专利；第2002/0140461号美国专利预授权公开案 ’第EP0476341号欧洲专利；及Abugharbieh等人的 “An ultralow power IOGbps LVDS output driver (极低功率 IOGbps LVDS 输出驱动器)”，Bipolar/BiCMOS电路及技术会议2008，10月13日至15日，2008，页码5到8。
发明内容
因此，本发明的实例实施例提供一种设备。所述设备包含第一前馈电阻器-电容器(RC)网络，其由差动输入信号的第一部分控制；第二前馈RC网络，其由差动输入信号的第二部分控制；第一输入晶体管，其耦合到所述第一前馈RC网络；第二输入晶体管，其耦合到所述第二前馈网络；第一输出晶体管，其在其控制电极处耦合到所述第一输入晶体管，其中所述第一输出晶体管的尺寸与所述第一输入晶体管的尺寸的比率为N比1，且其中N大于I ;第二输出晶体管，其在其控制电极处耦合到所述第二输入晶体管，其中所述第二输出晶体管的尺寸与所述第二输入晶体管的尺寸的比率为N比I ;第一输出端子，其耦合到所述第一输出晶体管；第二输出端子，其耦合到所述第二输出晶体管；及电流源，其耦合到所述第一输入晶体管、所述第二输入晶体管、所述第一输出晶体管及所述第二输出晶体管。根据本发明的实例实施例，所述设备进一步包含第一输入端子，其接收所述差动输入信号的第二部分；第二输入端子，其接收所述差动输入信号的第一部分；第一驱动晶体管，其在其第一无源电极处耦合到所述第一输出晶体管，且在其控制电极处耦合到所述第一输入端子；及第二驱动晶体管，其在其第一无源电极处耦合到所述第二输出晶体管，且在其控制电极处耦合到所述第二输入端子，其中所述第一驱动晶体管的尺寸约与所述第二驱动晶体管的尺寸相同。根据本发明的实例实施例，所述电流源进一步包含第一电流源，且其中所述设备进一步包含第二电流源，其耦合到所述第一驱动晶体管的第一无源电极；及第三电流源，其耦合到所述第二驱动晶体管的第一无源电极。根据本发明的实例实施例，所述设备进一步包含旁路电容器，其耦合在所述第一输出晶体管与所述第二输出晶体管之间。
根据本发明的实例实施例，所述设备进一步包含第一电阻器，其耦合在所述第一驱动晶体管的第一无源电极与所述第一输出晶体管的第一无源电极之间；及第二电阻器，其耦合在所述第二驱动晶体管的第一无源电极与所述第二输出晶体管的第一无源电极之间，其中所述第一电阻器的电阻约与所述第二电阻器的电阻相同。根据本发明的实例实施例，所述第一及第二前馈RC网络各自进一步包含第三电阻器，其中所述第一电阻器的电阻与所述第三电阻器的电阻的比率为I比N ;及电容器，其并联耦合到所述第三电阻器。根据本发明的实例实施例，来自所述第一及第二前馈RC网络中的每一者的电容器分别耦合到所述第二及第一输入端子。根据本发明的实例实施例，所述设备进一步包含第三驱动晶体管，其在其第一无源电极处耦合到所述第一前馈RC网络，且在其控制电极处耦合到所述第二输入端子；及第四驱动晶体管，其在其第一无源电极处耦合到所述第二前馈RC网络，且在其控制电极处耦合到所述第一输入端子。根据本发明的实例实施例，N为5。根据本发明的实例实施例，提供一种设备。所述设备包含第一前馈电阻器-电容器(RC)网络，其由差动输入信号的第一部分控制；第二前馈RC网络，其由差动输入信号的第二部分控制；第一NPN晶体管，其在其集电极处耦合到所述第一前馈RC网络，其中所述第一NPN晶体管经二极管方式连接；第二NPN晶体管，其在其集电极处耦合到所述第二前馈网络，其中所述第二 NPN晶体管经二极管方式连接；第三NPN晶体管，其在其基极处耦合到所述第一 NPN，其中所述第三NPN晶体管的尺寸与所述第一 NPN的尺寸的比率为N比1，且其中N大于I ;第四NPN晶体管，其在其基极处耦合到所述第二 NPN晶体管，其中所述第四NPN晶体管的尺寸与所述第二 NPN晶体管的尺寸的比率为N比I ;第一输出端子，其耦合到所述第三NPN晶体管的集电极；第二输出端子，其耦合到所述第四NPN晶体管的集电极；及电流源，其耦合到所述第一、第二、第三及第四NPN晶体管的发射极。根据本发明的实例实施例，所述设备进一步包含第一输入端子，其接收差动输入信号的第一部分；第二输入端子，其接收差动输入信号的第二部分；第五NPN晶体管，其在其发射极处耦合到所述第三NPN晶体管，且在其基极处耦合到所述第一输入端子；及第六NPN晶体管，其在其发射极处耦合到所述第四NPN晶体管，且在其基极处耦合到所述第二输入端子，其中所述第五NPN晶体管的尺寸约与所述第四NPN的尺寸相同。根据本发明的实例实施例，所述电流源进一步包含第一电流源，且其中所述设备进一步包含第二电流源，其耦合到所述第五NPN晶体管的发射极；及第三电流源，其耦合到所述第六NPN晶体管的发射极。根据本发明的实例实施例，所述设备进一步包含旁路电容器，其耦合在所述第三NPN晶体管的发射极与第四NPN晶体管的发射极之间。根据本发明的实例实施例，所述设备进一步包含第一电阻器，其耦合在所述第五NPN晶体管的发射极与所述第三NPN晶体管的集电极之间；及第二电阻器，其耦合在所述第六NPN晶体管的发射极与所述第四NPN晶体管的集电极之间，其中所述第一电阻器的电阻约与所述第二电阻器的电阻相同。根据本发明的实例实施例，所述第一及第二前馈RC网络各自进一步包含第三电阻器，其中所述第一电阻器的电阻与所述第三电阻器的电阻的比率为I比N ;及电容器，其并联耦合到所述第三电阻器。根据本发明的实例实施例，所述设备进一步包含第七NPN晶体管，其在其发射极处耦合到所述第一前馈RC网络，且在其基极处耦合到所述第二输入端子；及第八NPN晶体管，其在其发射极处耦合到所述第二前馈RC网络，且在其基极处耦合到所述第一输入端子。根据本发明的实例实施例，提供一种设备。所述设备包含供电轨；第一输入端子，其接收差动输入信号的第一部分；第二输入端子，且接收差动输入信号的第二部分；第一 NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第二输入端子，其中所述第一 NPN晶体管具有第一尺寸；第二 NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第一输入端子，其中所述第二 NPN晶体管具有所述第一尺寸；第三NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第一输入端子，其中所述第三NPN晶体管具有第二尺寸，其中所述第一尺寸与所述第二尺寸的比率为I比N，其中N大于I ;第四NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第二输入端子，其中所述第四NPN晶体管具有所述第二尺寸；第一电阻器，其耦合到所述第一 NPN晶体管的发射极，其中所述第一电阻器具有第一电阻；第二电阻器，其耦合到所述第二 NPN晶体管的发射极，其中所述第二电阻器具有所述第一电阻；第三电阻器，其耦合到所述第三NPN晶体管的发射极，其中所述第三电阻器具有第二电阻，且其中所述第一电阻与所述第二电阻的比率为N比I ;第四电阻器，其耦合到所述第四NPN晶体管的发射极，其中所述第四电阻器具有所述第二电阻；第一电容器，其并联耦合到所述第一电阻器；第二电容器，其并联耦合到所述第二电阻器；第五NPN晶体管，其在其集电极处耦合到所述第一电阻器，其中所述第五NPN晶体管经二极管方式连接，且其中所述第五NPN晶体管具有第三尺寸；第五电阻器，其耦合到所述第五NPN晶体管的发射极，其中所述第五电阻器具有第三电阻；第六NPN晶体管，其在其集电极处耦合到所述第二电阻器，其中所述第六NPN晶体管经二极管方式连接，且其中所述第六NPN晶体管具有所述第三尺寸；第六电阻器，其耦合到所述第六NPN晶体管的发射极，其中所述第六电阻器具有所述第三电阻；第七NPN晶体管，其在其集电极处耦合到所述第三电阻器，且在其基极处耦合到所述第五NPN晶体管的基极，其中所述第七NPN晶体管具有第四尺寸，且其中所述第三尺寸与所述第四尺寸的比率为I比N ;第七电阻器，其耦合到所述第七NPN晶体管的发射极，其中所述第七电阻器具有第四电阻，其中所述第三电阻与所述第四电阻的比率为N比I ;第八NPN晶体管，其在其集电极处耦合到所述第四电阻器，且在其基极处耦合到所述第六NPN晶体管的基极，其中所述第八NPN晶体管具有所述第四尺寸；第八电阻器，其耦合到所述第八NPN晶体管的发射极，其中所述第八电阻器具有第四电阻；及电流源，其耦合到所述第五、第六、第七及第八电阻器。根据本发明的实例实施例，所述电流源进一步包含第一电流源，且其中所述设备进一步包含第三电容器，其耦合在所述第七NPN晶体管的发射极与所述第八NPN晶体管的发射极之间；第九电阻器，其耦合在所述第五NPN晶体管的集电 极与所述第六NPN晶体管的集电极之间；第二电流源，其耦合到所述第五NPN晶体管的集电极；第三电流源，其耦合到所述第六NPN晶体管的集电极；第四电流源，其耦合到所述第三NPN晶体管的发射极；及第五电流源，其耦合到所述第四NPN晶体管的发射极。
参考附图描述实例实施例，其中图I展示用于使用双极性晶体管及CMOS晶体管两者的驱动器的常规电路的实例；以及图2展示根据本发明的实例实施例的电路的实例。
具体实施例方式在图2中，参考数字200 —般表示根据本发明的实例实施例的电路。电路200—般包含驱动器302 (其使用电压模式或VM与电流模式或CM的组合)及负载104。驱动器302一般包含驱动NPN晶体管Q1、Q2、Q7及Q8、电流源106、204及206及电流引导电路304。此夕卜，电流引导电路304 —般包含前馈电阻器-电容器(RC)网络(其一般由电阻器R5及R6和电容器C2及C3组成)、输入NPN晶体管Q9及Q10、输出NPN晶体管Q5及Q6、电流源208及210、电阻器Rl到R4及R7到R8及旁路电容器Cl。在操作中，(类似于驱动器102)，驱动器302提供电流通过输出端子OUTP及OUTN以驱动负载104。同样，在替代布置中，可使用PNP晶体管替代NPN晶体管。在第一状态中，当逻辑高或“I”被施加到端子INP且逻辑低或“0”被施加到端子INN时，电流通过端子OUTP流出且通过端子OUTN流入。为达到此目的，“接通”晶体管Q8及Q1，同时晶体管Q7及Q2“关断”。电流从晶体管Ql通过电阻器Rl (其通常为约40 Q)源被送到端子0UTP。并且，电流被施加到晶体管QlO (其经二极管方式连接)的基极及集电极且被施加到晶体管Q6的基极。晶体管QlO及Q6的配置看起来像电流镜，但其发射极不耦合到固定电压。相反，晶体管QlO及Q6耦合到电流源106 ;换句话说，电流不从一侧“镜射”到另一侧，而是由两侧“共享”。因此，晶体管Q8“引导”电流通过晶体管Q6及Q10。因为晶体管QlO的尺寸比晶体管Q6的尺寸小得多，所以大部分电流流经晶体管Q6。举例来说，当N为5时，电流的量值的比率为5比I。为减少用于切换事件的转换时间，电阻器R6(其通常比电阻器R2大N倍，且举例来说，当N为5时，其可为200 Q )及电容器C3(其通常为约IOOfF)充当用于晶体管QlO及Q6的前馈RC网络；或者，电容器C3可直接耦合到端子INP。并且，电阻器R8及R4(分别)耦合在电流源106与晶体管QlO及Q6之间，其中电阻器R8比R4大N倍。举例来说，当N为5时，电阻器R4可为约10 Q而电阻器R8可为约50 Q。在第二状态中，当逻辑高或“I”被施加到端子INN且逻辑低或“0”被施加到端子INP时，电流通过端子OUTN流出且通过OUTP流入。为达到此目的，“接通”晶体管Q7及Q2，同时晶体管Q8及Q1‘‘关断”。电流从晶体管Q2通过电阻器R2(其一般与电阻器Rl匹配且通常为约40Q)源被送到端子0UTN。并且，电流被施加到晶体管Q9(其经二极管方式连接)的基极及集电极且被施加到晶体管Q5的基极。因此，晶体管Q7 “引导”电流通过晶体管Q5及Q9。晶体管Q9及Q5 (如同晶体管QlO及Q6)经缩放使得晶体管Q5比晶体管Q9大N倍(通常为5倍)。因为晶体管Q5比晶体管Q9大得多，所以大部分电流流经晶体管Q5。举例来说，当N为5时，Q5中的电流与Q9中的电流的量值的比率为5 I。此外，为减少用于切换事件的转换时间，电阻器R5(其一般与电阻器R6匹配，且举例来说，其可为200 Q)及电容器C2(其通常为约IOOfF)充当用于晶体管Q9及Q5的前馈RC网络；或者，电容器C2可直接耦合到端子INN。并且，电阻器R7及R3 (分别)耦合在电流源106与晶体管Q9及Q5之间，其中电阻器R7及R3—般(分别)与电阻器R8及R4匹配。举例来说，电阻器R3可 为约IOQ，而电阻器R7可为约50Q。此外，可提供若干其它组件以帮助改善性能。(分别)耦合到晶体管Ql的发射极及晶体管Q2的发射极的电流源204及206操作以大体上保证晶体管Ql及Q2 —般从不完全“关断”，这改善了用于晶体管Ql及Q2的接通或转换时间。(分别)耦合到晶体管Q9的基极及晶体管QlO的基极的电流源208及210 —般操作以降低晶体管Q5及Q6的基极上的电压，使得这些晶体管中的基极-集电极二极管一般从不被正向偏压。电容器Cl (其一般为约IOOfF)耦合在晶体管Q5的发射极与晶体管Q6的发射极之间，其一般充当用于高频率组件的旁路电容器。并且，电阻器R9(其电阻一般为RL的电阻的N倍)耦合在晶体管Q9的集电极与晶体管QlO的集电极之间。此外，晶体管Q7及Q8(其一般彼此匹配)比晶体管Ql及Q2 (其一般也彼此匹配)小N倍。使用驱动器202的配置，可实现若干优势。因为阻抗在节点NI及N2处是低的，所以转换时间(或延迟)被减少，与使用电压控制差动对的常规驱动器相比，这提高了驱动器202的速度。此外，因为电压摆幅在节点NI及N2处是较小的，所以与具有到差动对的大输入电压的驱动器相比，驱动器202产生较小的输出共模电压波动。本文希望涵盖具有在具有所有此类特征或步骤或仅具有一些此类特征或步骤的实例实施例的背景下描述的特征或步骤中的一者或一者以上的不同组合的实施例。所属领域的技术人员将了解，许多其它实施例及变形在所主张的发明的范围内也是可能的。
权利要求
1.一种设备，其包含 第一前馈电阻器_电容器RC网络，其由差动输入信号的第一部分控制； 第二前馈RC网络，其由差动输入信号的第二部分控制； 第一输入晶体管，其耦合到所述第一前馈RC网络； 第二输入晶体管，其耦合到所述第二前馈网络； 第一输出晶体管，其在其控制电极处耦合到所述第一输入晶体管，其中所述第一 输出晶体管的尺寸与所述第一输入晶体管的尺寸的比率为N比1，且其中N大于I ; 第二输出晶体管，其在其控制电极处耦合到所述第二输入晶体管，其中所述第二 输出晶体管的尺寸与所述第二输入晶体管的尺寸的比率为NKl; 第一输出端子，其耦合到所述第一输出晶体管； 第二输出端子，其耦合到所述第二输出晶体管 '及 电流源，其耦合到所述第一输入晶体管、所述第二输入晶体管、所述第一输出晶体管及所述第二输出晶体管。
2.根据权利要求I所述的设备，其中所述设备进一步包含 第一输入端子，其接收所述差动输入信号的所述第二部分； 第二输入端子，其接收所述差动输入信号的所述第一部分； 第一驱动晶体管，其在其第一无源电极处耦合到所述第一输出晶体管，且在其控制电极处耦合到所述第一输入端子；及 第二驱动晶体管，其在其第一无源电极处耦合到所述第二输出晶体管，且在其控制电极处耦合到所述第二输入端子，其中所述第一驱动晶体管的尺寸约与所述第二驱动晶体管的尺寸相同。
3.根据权利要求2所述的设备，其中所述电流源进一步包含第一电流源，且其中所述设备进一步包含 第二电流源，其耦合到所述第一驱动晶体管的所述第一无源电极；及 第三电流源，其耦合到所述第二驱动晶体管的所述第一无源电极。
4.根据权利要求2所述的设备，其中所述设备进一步包含旁路电容器，所述旁路电容器耦合在所述第一输出晶体管与所述第二输出晶体管之间。
5.根据权利要求4所述的设备，其中所述设备进一步包含 第一电阻器，其耦合在所述第一驱动晶体管的所述第一无源电极与所述第一输出晶体管的第一无源电极之间 '及 第二电阻器，其耦合在所述第二驱动晶体管的所述第一无源电极与所述第二输出晶体管的第一无源电极之间，其中所述第一电阻器的电阻约与所述第二电阻器相同。
6.根据权利要求5所述的设备，其中所述第一及第二前馈RC网络各自进一步包含第三电阻器，其中所述第一电阻器的电阻与所述第三电阻器的电阻的比率为I比N;及 电容器，其并联耦合到所述第三电阻器。
7.根据权利要求6所述的设备，其中来自所述第一及第二前馈RC网络中的每一者的所述电容器分别耦合到所述第二及第一输入端子。
8.根据权利要求2所述的设备，其中所述设备进一步包含 第三驱动晶体管，其在其第一无源电极处耦合到所述第一前馈RC网络，且在其控制电极处耦合到所述第二输入端子；及 第四驱动晶体管，其在其第一无源电极处耦合到所述第二前馈RC网络，且在其控制电极处耦合到所述第一输入端子。
9.根据权利要求I所述的设备，其中N为5。
10.一种设备，其包含 第一前馈RC网络，其由差动输入信号的第一部分控制； 第二前馈RC网络，其由差动输入信号的第二部分控制； 第一 NPN晶体管，其在其集电极处耦合到所述第一前馈RC网络，其中所述第一 NPN晶体管经二极管方式连接； 第二 NPN晶体管，其在其集电极处耦合到所述第二前馈网络，其中所述第二 NPN晶体管经二极管方式连接； 第三NPN晶体管，其在其基极处耦合到所述第一 NPN，其中所述第三NPN晶体管的尺寸与所述第一 NPN的尺寸的比率为N比I，且其中N大于I ; 第四NPN晶体管，其在其基极处耦合到所述第二 NPN晶体管，其中所述第四NPN晶体管的尺寸与所述第二 NPN晶体管的尺寸的比率为NKl; 第一输出端子，其耦合到所述第三NPN晶体管的集电极； 第二输出端子，其耦合到所述第四NPN晶体管的集电极 '及 电流源，其耦合到所述第一、第二、第三及第四NPN晶体管的发射极。
11.根据权利要求10所述的设备，其中所述设备进一步包含 第一输入端子，其接收所述差动输入信号的所述第一部分； 第二输入端子，其接收所述差动输入信号的所述第二部分； 第五NPN晶体管，其在其发射极处耦合到所述第三NPN晶体管，且在其基极处耦合到所述第一输入端子 '及 第六NPN晶体管，其在其发射极处耦合到所述第四NPN晶体管，且在其基极处耦合到所述第二输入端子，其中所述第五NPN晶体管的尺寸约与所述第四NPN的尺寸相同。
12.根据权利要求11所述的设备，其中所述电流源进一步包含第一电流源，且其中所述设备进一步包含 第二电流源，其耦合到所述第五NPN晶体管的所述发射极；及 第三电流源，其耦合到所述第六NPN晶体管的所述发射极。
13.根据权利要求11所述的设备，其中所述设备进一步包含旁路电容器，所述旁路电容器耦合在所述第三NPN晶体管的发射极与所述第四NPN晶体管的发射极之间。
14.根据权利要求13所述的设备，其中所述设备进一步包含 第一电阻器，其耦合在所述第五NPN晶体管的发射极与所述第三NPN晶体管的所述集电极之间；及 第二电阻器，其耦合在所述第六NPN晶体管的发射极与所述第四NPN晶体管的所述集电极之间，其中所述第一电阻器的电阻约与所述第二电阻器相同。
15.根据权利要求14所述的设备，其中所述第一及第二前馈RC网络各自进一步包含第三电阻器，其中所述第一电阻器的电阻与所述第三电阻器的电阻的比率为N比I ;及 电容器，其并联耦合到所述第三电阻器。
16.根据权利要求15所述的设备，其中来自所述第一及第二前馈RC网络的中的每一者的所述电容器分别耦合到所述第二及第一输入端子。
17.根据权利要求11所述的设备，其中所述设备进一步包含 第七NPN晶体管，其在其发射极处耦合到所述第一前馈RC网络，且在其基极处耦合到所述第二输入端子；及 第八NPN晶体管，其在其发射极处耦合到所述第二前馈RC网络，且在其基极处耦合到所述第一输入端子。
18.根据权利要求10所述的设备，其中N为5。
19.一种设备,其包含 供电轨； 第一输入端子，其接收差动输入信号的第一部分； 第二输入端子，其接收所述差动输入信号的第二部分； 第一 NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第二输入端子，其中所述第一 NPN晶体管具有第一尺寸； 第二 NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第一输入端子，其中所述第二 NPN晶体管具有所述第一尺寸； 第三NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第一输入端子，其中所述第三NPN晶体管具有第二尺寸，其中所述第一尺寸与所述第二尺寸的比率为I比N，其中N大于I ; 第四NPN晶体管，其在其集电极处耦合到所述供电轨，且在其基极处耦合到所述第二输入端子，其中所述第四NPN晶体管具有所述第二尺寸； 第一电阻器，其耦合到所述第一 NPN晶体管的发射极，其中所述第一电阻器具有第一电阻； 第二电阻器，其耦合到所述第二 NPN晶体管的发射极，其中所述第二电阻器具有所述第一电阻； 第三电阻器，其耦合到所述第三NPN晶体管的发射极，其中所述第三电阻器具有第二电阻，且其中所述第一电阻与所述第二电阻的比率为NKl; 第四电阻，其耦合到所述第四NPN晶体管的发射极，其中所述第四电阻器具有所述第二电阻； 第一电容器，其并联耦合到所述第一电阻器； 第二电容器，其并联耦合到所述第二电阻器； 第五NPN晶体管，其在其集电极处耦合到所述第一电阻器，其中所述第五NPN晶体管经二极管方式连接，且其中所述第五NPN晶体管具有第三尺寸； 第五电阻器，其耦合到所述第五NPN晶体管的发射极，其中所述第五电阻器具有第三电阻； 第六NPN晶体管，其在其集电极处耦合到所述第二电阻器，其中所述第六NPN晶体管经二极管方式连接，且其中所述第六NPN晶体管具有所述第三尺寸； 第六电阻器，其耦合到所述第六NPN晶体管的发射极，其中所述第六电阻器具有所述第三电阻；第七NPN晶体管，其在其集电极处耦合到所述第三电阻器，且在其基极处耦合到所述第五NPN晶体管的基极，其中所述第七NPN晶体管具有第四尺寸，且其中所述第三尺寸与所述第四尺寸的比率为I比N; 第七电阻器，其耦合到所述第七NPN晶体管的发射极，其中所述第七电阻器具有第四电阻，其中所述第三电阻与所述第四电阻的比率为N比I ; 第八NPN晶体管，其在其集电极处耦合到所述第四电阻器，且在其基极处耦合到所述第六NPN晶体管的基极，其中所述第八NPN晶体管具有所述第四尺寸； 第八电阻器，其耦合到所述第八NPN晶体管的发射极，其中所述第八电阻器具有所述第四电阻；及 电流源，其耦合到所述第五、第六、第七及第八电阻器。
20.根据权利要求19所述的设备，其中所述电流源进一步包含第一电流源，且其中所述设备进一步包含 第三电容器，其耦合在所述第七NPN晶体管的所述发射极与所述第八NPN晶体管的所述发射极之间； 第九电阻器，其耦合在所述第五NPN晶体管的所述集电极与所述第六NPN晶体管的所述集电极之间； 第二电流源，其耦合到所述第五NPN晶体管的所述集电极； 第三电流源，其耦合到所述第六NPN晶体管的所述集电极； 第四电流源，其耦合到所述第三NPN晶体管的所述发射极 '及 第五电流源，其耦合到所述第四NPN晶体管的所述发射极。
全文摘要
本发明涉及一种使用BiCMOS工艺晶体管的混合(mixed或hybrid)模式驱动器，其具有电流引导电路(而不是电压驱动差动对)以产生匹配于驱动器的上拉部分中的电压的下拉电流。所述驱动器提高速度且产生较小的输出共模电压波动。电路(200)具有驱动器(302)(其使用电压模式与电流模式的组合)，驱动器(302)提供电流通过输出端子(OUTP、OUTN)以驱动负载(104)。驱动器(302)具有NPN晶体管(Q1、Q2、Q7、Q8)、电流源(106、204、206)及电流引导电路(304)。电流引导电路(304)具有前馈电阻器-电容器RC网络(R5、R6、C2、C3)、输入NPN晶体管(Q9、Q10)、输出NPN晶体管(Q5、Q6)、电流源(208、210)、电阻器(R1到R4及R7到R8)及旁路电容器C1。可使用PNP晶体管替代所述NPN晶体管。
文档编号H03K19/0175GK102754347SQ201080063920
公开日2012年10月24日 申请日期2010年12月23日 优先权日2010年2月15日
发明者亚奇·胡, 岩力·范, 马克·W·摩根 申请人:德州仪器公司