专利名称：自适应可变带宽锁相环的制作方法
技术领域：
本发明涉及一种半导体集成电路，特别是涉及一种自适应可变带宽锁相环。
背景技术：
锁相技术一般采用锁相环电路(Phase Locked Loop,PLL)实现，已提出近100年， 在电子系统中应用广泛，同时对性能的要求也越来越高。现有PLL芯片向着频率高、频带 宽、集成度大、功耗低、价格低廉、功能强大等方向发展。现有锁相环均是基于特定频率范围 进行优化设计的结构，无法在整个数据码流的范围内进行分段带宽优化。
如图1所示，是现有锁相环的结构框图。现有锁相环包括鉴频鉴相器、低通滤波 器、压控振荡器和分频器，所述鉴频鉴相器接收输入频率信号FIN、以及输出频率信号FOUT 的分频信号FB，比较输入频率信号FIN和分频信号FB的频差或相差后输出上升控制信号 UP和下降控制信号DOWN。所述上升控制信号UP和下降控制信号DOWN输入到所述低通滤 波器中产生控制电压VCTRL即图2中所示的控制电压VCRL。控制电压VCRL输入到所述压 控振荡器中产生输出频率信号FOUT。
如图2所示，是现有锁相环的各信号的波形图。所述上升控制信号UP由所述输入 频率信号FIN的上升沿激活，下降控制信号DOWN由所述分频信号FB的上升沿激活。所述 上升控制信号UP和所述下降控制信号DOWN的交叠由所述鉴频鉴相器的内部延迟决定。所 述上升控制信号UP会控制对所述低通滤波器的电容充电，从而使所述低通滤波器的输出 的控制电压VCRL上升；所述下降控制信号DOWN触发后，所述控制电压VCRL停止上升。所 述控制电压VCRL会改变所述压控振荡器的输出频率信号F0UT，最终会使所述输出频率信 号FOUT的分频信号FB和所述输入频率信号FIN的频率和相位相同。
现有锁相环一般都是基于特定频率范围而设计的，其结构也只能是基于特定频率 范围进行优化设计。现有锁相环无法在整个数据码流的范围内进行分段带宽优化。发明内容
本发明所要解决的技术问题是提供一种自适应可变带宽锁相环，能自动选取锁相 环电路的工作频率区间、并对自适应优化锁相环电路的带宽。
为解决上述技术问题，本发明提供的自适应可变带宽锁相环包括一锁相环电路、 一自适应控制电路、一阈值电压产生电路。
所述锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器和压控振荡器。
所述阈值电压产生电路用于提供两个阈值电压信号给所述自适应控制电路，其中 第一阈值电压信号大于第二阈值电压信号。
所述自适应控制电路用于对所述压控振荡器的控制电压进行检测，所述自适应控 制电路对所述控制电压和所述第一阈值电压信号进行比较并输出第一检测信号，所述自适 应控制电路对所述控制电压和所述第二阈值电压信号进行比较并输出第二检测信号。
所述第一检测信号和所述第二检测信号输入到所述锁相环电路中的电荷泵、压控振荡器和低通滤波器三个模块，并自动选择所述电荷泵、所述压控振荡器和所述低通滤波 器的参数，使所述锁相环电路的带宽自动优化。
进一步的改进是，所述电荷泵的电流源包括充电电流源和放电电流源；所述电荷 泵的输出端接到所述低通滤波器上，所述电荷泵的电流源对所述低通滤波器进行充放电并 输出所述控制电压；所述第一检测信号和所述第二检测信号输入到所述电荷泵中并自动选 取所述电荷泵的所述充电电流源和所述放电电流源的大小，通过选取不同大小的所述充电 电流源和所述放电电流源自动优化所述锁相环电路的带宽。
进一步的改进是，所述充电电流源为一多路电流源，包括第一基准电流、第一路输 出电流、第二路输出电流和第三路输出电流，所述第一路输出电流、所述第二路输出电流和 所述第三路输出电流合并后输出到所述低通滤波器中；所述第二路输出电流上串接第一 PMOS管，所述第一 PMOS管栅极接所述第一检测信号的反相信号，通过所述第一检测信号控 制所述第二路输出电流的通断；所述第三路输出电流上串接第二 PMOS管，所述第二 PMOS管 栅极接所述第二检测信号的反相信号，通过所述第二检测信号控制所述第三路输出电流的 通断。所述放电电流源为一多路电流源，包括第四路输出电流、第五路输出电流和第六路输 出电流，所述第四路输出电流、所述第五路输出电流和所述第六路输出电流合并后输出到 所述低通滤波器中；所述第五路输出电流上串接第一NMOS管，所述第一NMOS管栅极接所述 第一检测信号，通过所述第一检测信号控制所述第五路输出电流的通断；所述第六路输出 电流上串接第二 NMOS管，所述第二 NMOS管栅极接所述第二检测信号，通过所述第二检测信 号控制所述第六路输出电流的通断。
进一步的改进是，所述低通滤波器包括串联于所述控制电压和地之间的电阻和第 一电容，所述电阻和所述控制电压相连、所述第一电容和地相连；所述第一检测信号和所述 第二检测信号输入到所述低通滤波器中并自动选取所述低通滤波器的参数，所述低通滤波 器的参数包括所述电阻的大小、所第一电容的大小；通过选取不同大小的所述低通滤波器 的参数自动优化所述锁相环电路的带宽。
进一步的改进是，所述低通滤波器还包括第二电容，所述第二电容连接于所述控 制电压和地之间，所述第二电容和串联的所述电阻和所述第一电容形成并联结构，所述低 通滤波器的参数还包括所述第二电容的大小。
进一步的改进是，所述电阻由第一电阻、第二电阻和第三电阻串接而成；所述第二 电阻的两端并联第一开关，所述第一开关由所述第一检测信号控制，所述第一开关关闭时 所述第二电阻被短路；所述第三电阻的两端并联第二开关，所述第二开关由所述第二检测 信号控制，所述第二开关关闭时所述第三电阻被短路。
进一步的改进是，所述压控振荡器由多个延迟单元连接形成的延迟环组成，所述 第一检测信号和所述第二检测信号输入到各所述延迟单元中并自动选取各所述延迟单元 的负载的大小，通过选取不同大小的各所述延迟单元的负载自动优化所述锁相环电路的带宽。
进一步的改进是，各所述延迟单元的负载包括并联的第一负载、第二负载和第三 负载。所述第一负载包括第三NMOS管和第四NMOS管，所述第三NMOS管和所述第四NMOS管 的源极都接地，所述第三NMOS管的漏极接所述第四NMOS管的栅极、所述第四NMOS管的漏 极接所述第三NMOS管的栅极；所述第三NMOS管的漏极接所述延迟单元的负输出端、所述第四NMOS管的漏极接所述延迟单元的正输出端。所述第二负载包括第五NMOS管和第六NMOS 管，所述第五NMOS管和所述第六NMOS管的源极都接地，所述第五NMOS管的漏极接所述第 六NMOS管的栅极、所述第六NMOS管的漏极接所述第五NMOS管的栅极；所述第五NMOS管的 漏极接第七NMOS管的源极、所述第七NMOS管的漏极和所述负输出端连接，所述第六NMOS 管的漏极接第八NMOS管的源极、所述第八NMOS管的漏极接所述正输出端；所述第七NMOS 管和所述第八NMOS管的栅极都接所述第一检测信号，所述第一检测信号控制所述第二负 载的通断。所述第三负载包括第九NMOS管和第十NMOS管，所述第九NMOS管和所述第十 NMOS管的源极都接地，所述第九NMOS管的漏极接所述第十NMOS管的栅极、所述第十NMOS 管的漏极接所述第九NMOS管的栅极；所述第九NMOS管的漏极接第十一 NMOS管的源极、所 述第i NMOS管的漏极和所述负输出端连接,所述第十NMOS管的漏极接第十二 NMOS管的 源极、所述第十二匪OS管的漏极接所述正输出端；所述第i NMOS管和所述第十二 NMOS 管的栅极都接所述第二检测信号，所述第二检测信号控制所述第三负载的通断。
本发明通过自适应控制电路对压控振荡器的控制电压的检测能够自动选取锁相 环电路的工作频率区间即能自动优化锁相环电路的带宽。通过自适应控制电路输出的第一 检测信号和第二检测信号能够分别控制电荷泵的电流源、低通滤波器的参数以及压控振荡 器的延迟单元的负载的大小来自动优化所述锁相环电路的在所选取的工作频率区间的带 宽。
下
图
图
图
图
图
图
图
图
图
图
图具体实施方式
如图3所示，是本发明实施例自适应可变带宽锁相环的结构框图。本发明实施例 自适应可变带宽锁相环包括一锁相环电路U、一自适应控制电路12、一阈值电压产生电 路13。
如图4所示，本发明实施例的所述锁相环电路11包括鉴频鉴相器111、电荷泵 112、低通滤波器114和压控振荡器113。还包括一锁定检测器115。
如图5所示，是本发明实施例的所述鉴频鉴相器111的结构示意图，所述鉴频鉴相器111接收输入频率信号FIN、以及输出频率信号CK_VCP的分频信号FB，比较输入频率信号FIN和分频信号FB的频差或相差后输出上升控制信号UP和下降控制信号DOWN。所述上升控制信号UP由所述输入频率信号FIN的上升沿激活，下降控制信号DOWN由所述分频信号FB的上升沿激活。所述上升控制信号UP和所述下降控制信号DOWN的交叠由所述鉴频鉴相器的内部延迟决定。所述上升控制信号UP和所述下降控制信号DOWN输入到所述电荷泵112中，同时也输入到所述锁定检测器115中，所述锁相环电路锁定后，所述锁定检测器 115会输出一锁定信号LOCK。
如图11所示，为本发明实施例的所述阈值电压产生电路13的结构图。所述阈值电压产生电路13用于提供两个阈值电压信号VHI和VLO给所述自适应控制电路12，其中第一阈值电压信号VHI大于第二阈值电压信号VLO。所述阈值电压产生电路13还产生一个控制电压预信号VCTRL_PRST。
如图10所示，为本发明实施例所述自适应控制电路12的结构图，所述自适应控制电路12用于对所述压控振荡器113的控制电压VCTRL进行检测，所述自适应控制电路12 对所述控制电压 VCTRL和所述第一阈值电压信号VHI进行比较并输出第一检测信号GEARl, 所述自适应控制电路12对所述控制电压VCTRL和所述第二阈值电压信号VLO进行比较并输出第二检测信号GEAR2。上述两个比较电路都包括一比较器和一D触发器，两个D触发器的时钟信号都是由所述输入频率信号FIN经第二分频器的分频后形成。所述锁定信号LOCK 也输入到所述自适应控制电路12中。另外，还设置了信号RESET和Η)Β，其中信号RESET可以单独对检测电路进行复位操作，信号PDB是可以单独关断这个检测电路的工作。所述第一检测信号GEARl和所述第二检测信号GEAR2输入到所述锁相环电路11中并自动选取所述锁相环电路11的工作频率区间即自动优化所述锁相环电路11的带宽。
图6是本发明实施例的锁相环电路11的电荷泵112的结构图。所述电荷泵112 的电流源包括充电电流源和放电电流源；所述电荷泵112的输出端接到所述低通滤波器 114上，所述电荷泵112的电流源对所述低通滤波器114进行充放电并输出所述控制电压 VCTRL ;所述第一检测信号GEARl和所述第二检测信号GEAR2输入到所述电荷泵112中并自动选取所述电荷泵112的所述充电电流源和所述放电电流源的大小，通过选取不同大小的所述充电电流源和所述放电电流源自动优化所述锁相环电路11的带宽。
所述充电电流源为一多路电流源，包括第一基准电流121、第一路输出电流122、 第二路输出电流123和第三路输出电流124，所述第一路输出电流122、所述第二路输出电流123和所述第三路输出电流124合并后输出到所述低通滤波器114中。所述第二路输出电流123上串接第一 PMOS管Mpl，所述第一 PMOS管Mpl栅极接所述第一检测信号GEARl的反相信号GBl，通过所述第一检测信号GEARl控制所述第二路输出电流123的通断。所述第三路输出电流124上串接第二 PMOS管Mp2，所述第二 PMOS管Mp2栅极接所述第二检测信号GEAR2的反相信号GB2，通过所述第二检测信号GEAR2控制所述第三路输出电流124的通断。所述第一基准电流121为电流源IB的镜像电流。
所述放电电流源为一多路电流源，包括第四路输出电流125、第五路输出电流126 和第六路输出电流127，所述第四路输出电流125、所述第五路输出电流126和所述第六路输出电流127合并后输出到所述低通滤波器114中。所述第五路输出电流126上串接第一 NMOS管Ml，所述第一 NMOS管Ml栅极接所述第一检测信号GEARl，通过所述第一检测信号GEARl控制所述第五路输出电流126的通断；所述第六路输出电流127上串接第二 NMOS管 M2，所述第二 NMOS管M2栅极接所述第二检测信号GEAR2，通过所述第二检测信号GEAR2控 制所述第六路输出电流127的通断。所述第四路输出电流125、第五路输出电流126和第六 路输出电流127都为所述电流源IB的镜像电流。
所述电荷泵112还设置有四个开关，以控制所述电荷泵112在所述充电电流源 和所述放电电流源间切换，所述四个开关分别受所述上升控制信号UP、所述下降控制信号 DOWN、所述上升控制信号UP的反相信号UB和所述下降控制信号DOWN的反相信号DB控制。 在所述电荷泵112的输出端还连接有一放大倍数为I的放大器。
如图7所示，是本发明实施例的锁相环电路11的低通滤波器114的结构图。
所述低通滤波器114包括串联于所述控制电压VCTRL和地之间的电阻和第一电容 Cp，所述电阻和所述控制电压VCTRL相连、所述第一电容Cp和地相连；所述第一检测信号 GEARl和所述第二检测信号GEAR2输入到所述低通滤波器114中并自动选取所述低通滤波 器114的参数。所述低通滤波器114还包括第二电容C2，所述第二电容C2连接于所述控制 电压VCTRL和地之间，所述第二电容C2和串联的所述电阻和所述第一电容Cp形成并联结 构。本发明实施例中所述低通滤波器114的参数为所述电阻的大小，当然也能通过其它设 置方式来选取所第一电容Cp或所述第二电容C2的大小。通过选取不同大小的所述低通滤 波器114的参数自动优化所述锁相环电路11的带宽。
所述电阻由第一电阻Rpl、第二电阻Rp2和第三电阻Rp3串接而成；所述第二电阻 Rp2的两端并联第一开关，所述第一开关由所述第一检测信号GEARl控制，所述第一开关关 闭时所述第二电阻Rp2被短路；所述第三电阻Rp3的两端并联第二开关，所述第二开关由所 述第二检测信号GEAR2控制，所述第二开关关闭时所述第三电阻Rp3被短路。所以最终通 过所述第一检测信号GEARl和所述第二检测信号GEAR2就能选取所述电阻的大小，从而优 化所述锁相环电路11的带宽。
所述低通滤波器114还包括NMOS管Mnl和NMOS管Mn2。所述NMOS管Mnl和所述 NMOS管Mn2的栅极都接所述控制电压预信号VCTRL_PRST。
如图8所示，是本发明实施例的锁相环电路11的压控振荡器113的结构图。所述 压控振荡器113由多个环形串接在一起的延迟单元1131组成。所述延迟单元1131包括正 输入端INP、负输入端INN、负输出端OUTN和正输出端0UTP。各所述延迟单元1131的负输 出端OUTN和正输出端OUTP分别和相邻的所述延迟单元1131的正输入端INP和负输入端 INN相连，最后组成一环形结构。所述控制电压VCTRL、所述第一检测信号GEARl和所述第 二检测信号GEAR2都输入到各所述延迟单元1131中，所述第一检测信号GEARl和所述第二 检测信号GEAR2自动选取各所述延迟单元1131的负载的大小，通过选取不同大小的各所述 延迟单元1131的负载自动优化所述锁相环电路11的带宽。
如图9所示，是本发明实施例的锁相环电路的压控振荡器的延迟单元结构图。
各所述延迟单元1131包括第一增益电路、第二增益电路、第一电流源、第二电流 源和负载。
所述第一增益电路由一个PMOS管和一个NMOS管组成，所述第一增益电路的输入 端为正输入端INP、输出端为负输出端0UTN。
所述第二增益电路由一个PMOS管和一个NMOS管组成，所述第二增益电路的输入端为负输入端INN、输入端为负输出端0UTN。
所述第一增益电路和所述第二增益电路耦接在一起组成差分放大电路。所述第一电流源和所述第二电流源分别藕接在所述第一增益电路和所述第二增益电路上，所述第一电流源和所述第二电流源的电流大小都是由所述控制电压VCTRL控制。
各所述延迟单元1131的负载包括并联的第一负载113A、第二负载113B和第三负载 113C。
所述第一负载113A包括第三NMOS管M3和第四NMOS管M4，所述第三NMOS管M3 和所述第四NMOS管M4的源极都接地，所述第三NMOS管M3的漏极接所述第四NMOS管M4 的栅极、所述第四NMOS管M4的漏极接所述第三NMOS管M3的栅极；所述第三NMOS管M3的漏极接所述延迟单元1131的负输出端0UTN、所述第四NMOS管M4的漏极接所述延迟单元 1131的正输出端OUTP。
所述第二负载113B包括第五NMOS管M5和第六NMOS管M6，所述第五NMOS管M5 和所述第六NMOS管M6的源极都接地，所述第五NMOS管M5的漏极接所述第六NMOS管M6的栅极、所述第六NMOS管M6的漏极接所述第五NMOS管M5的栅极；所述第五NMOS管M5的漏极接第七NMOS管M7的源极、所述第七NMOS管M7的漏极和所述负输出端OUTN连接，所述第六NMOS管M6的漏极接第八NMOS管M8的源极、所述第八NMOS管M8的漏极接所述正输出端OUTP ;所述第七NMOS管M7和所述第八NMOS管M8的栅极都接所述第一检测信号GEARl， 所述第一检测信号GEARl控制所述第二负载113B的通断。所述第七NMOS管M7的源极和所述第八NMOS管M8的源极还分别连接一 NMOS管的栅极，该NMOS管的源漏都接地形成一电容。
所述第三负载113C包括第九NMOS管M9和第十NMOS管M10，所述第九NMOS管M9 和所述第十NMOS管MlO的源极都接地，所述第九NMOS管M9的漏极接所述第十NMOS管MlO 的栅极、所述第十NMOS管MlO的漏极接所述第九NMOS管M9的栅极；所述第九NMOS管M9 的漏极接第i^一 NMOS管Mll的源极、所述第i^一匪OS管Mll的漏极和所述负输出端OUTN 连接，所述第十NMOS管MlO的漏极接第十二 NMOS管M12的源极、所述第十二 NMOS管M12的漏极接所述正输出端OUTP ;所述第i^一 NMOS管Mll和所述第十二 NMOS管M12的栅极都接所述第二检测信号GEAR2，所述第二检测信号GEAR2控制所述第三负载113C的通断。所述第i^一 NMOS管Mll和所述第十二 NMOS管M12的源极还分别连接一 NMOS管的栅极，该NMOS 管的源漏都接地形成一电容。
通过所述第一检测信号GEARl控制所述第二负载113B的通断、以及所述第二检测信号GEAR2控制所述第三负载113C的通断能够调节各所述延迟单元1131的负载的大小， 从而能自动优化所述锁相环电路11的在所选取的工作频率区间的带宽。
本发明实施例自动优化所述锁相环电路11的带宽的原理如下
一、当所述低通滤波器114不包括第二电容C2时，所述低通滤波器114为一介系统，其传递函数为[
权利要求
1.一种自适应可变带宽锁相环，其特征在于包括一锁相环电路、一自适应控制电路、一阈值电压产生电路； 所述锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器和压控振荡器； 所述阈值电压产生电路用于提供两个阈值电压信号给所述自适应控制电路，其中第一阈值电压信号大于第二阈值电压信号； 所述自适应控制电路用于对所述压控振荡器的控制电压进行检测，所述自适应控制电路对所述控制电压和所述第一阈值电压信号进行比较并输出第一检测信号，所述自适应控制电路对所述控制电压和所述第二阈值电压信号进行比较并输出第二检测信号； 所述第一检测信号和所述第二检测信号输入到所述锁相环电路中的电荷泵、压控振荡器和低通滤波器三个模块，并自动选择所述电荷泵、所述压控振荡器和所述低通滤波器的参数，使所述锁相环电路的带宽自动优化。
2.如权利要求1所述的自适应可变带宽锁相环，其特征在于所述电荷泵的电流源包括充电电流源和放电电流源；所述电荷泵的输出端接到所述低通滤波器上，所述电荷泵的电流源对所述低通滤波器进行充放电并输出所述控制电压；所述第一检测信号和所述第二检测信号输入到所述电荷泵中并自动选取所述电荷泵的所述充电电流源和所述放电电流源的大小，通过选取不同大小的所述充电电流源和所述放电电流源自动优化所述锁相环电路的带宽。
3.如权利要求1所述的自适应可变带宽锁相环，其特征在于所述充电电流源为一多路电流源，包括第一基准电流、第一路输出电流、第二路输出电流和第三路输出电流，所述第一路输出电流、所述第二路输出电流和所述第三路输出电流合并后输出到所述低通滤波器中；所述第二路输出电流上串接第一PMOS管，所述第一PMOS管栅极接所述第一检测信号的反相信号，通过所述第一检测信号控制所述第二路输出电流的通断；所述第三路输出电流上串接第二 PMOS管，所述第二 PMOS管栅极接所述第二检测信号的反相信号，通过所述第二检测信号控制所述第三路输出电流的通断； 所述放电电流源为一多路电流源，包括第四路输出电流、第五路输出电流和第六路输出电流，所述第四路输出电流、所述第五路输出电流和所述第六路输出电流合并后输出到所述低通滤波器中；所述第五路输出电流上串接第一 NMOS管，所述第一 NMOS管栅极接所述第一检测信号，通过所述第一检测信号控制所述第五路输出电流的通断；所述第六路输出电流上串接第二 NMOS管，所述第二 NMOS管栅极接所述第二检测信号，通过所述第二检测信号控制所述第六路输出电流的通断。
4.如权利要求1所述的自适应可变带宽锁相环，其特征在于所述低通滤波器包括串联于所述控制电压和地之间的电阻和第一电容，所述电阻和所述控制电压相连、所述第一电容和地相连；所述第一检测信号和所述第二检测信号输入到所述低通滤波器中并自动选取所述低通滤波器的参数，所述低通滤波器的参数包括所述电阻的大小、所第一电容的大小；通过选取不同大小的所述低通滤波器的参数自动优化所述锁相环电路的带宽。
5.如权利要求4所述的自适应可变带宽锁相环，其特征在于所述低通滤波器还包括第二电容，所述第二电容连接于所述控制电压和地之间，所述第二电容和串联的所述电阻和所述第一电容形成并联结构，所述低通滤波器的参数还包括所述第二电容的大小。
6.如权利要求4或5所述的自适应可变带宽锁相环，其特征在于所述电阻由第一电阻、第二电阻和第三电阻串接而成；所述第二电阻的两端并联第一开关，所述第一开关由所述第一检测信号控制，所述第一开关关闭时所述第二电阻被短路；所述第三电阻的两端并联第二开关，所述第二开关由所述第二检测信号控制，所述第二开关关闭时所述第三电阻被短路。
7.如权利要求1所述的自适应可变带宽锁相环，其特征在于所述压控振荡器由多个延迟单元连接形成的延迟环组成，所述第一检测信号和所述第二检测信号输入到各所述延迟单元中并自动选取各所述延迟单元的负载的大小，通过选取不同大小的各所述延迟单元的负载自动优化所述锁相环电路的带宽。
8.如权利要求7所述的自适应可变带宽锁相环，其特征在于各所述延迟单元的负载包括并联的第一负载、第二负载和第三负载； 所述第一负载包括第三NMOS管和第四NMOS管，所述第三NMOS管和所述第四NMOS管的源极都接地，所述第三NMOS管的漏极接所述第四NMOS管的栅极、所述第四NMOS管的漏极接所述第三NMOS管的栅极；所述第三NMOS管的漏极接所述延迟单元的负输出端、所述第四NMOS管的漏极接所述延迟单元的正输出端； 所述第二负载包括第五NMOS管和第六NMOS管，所述第五NMOS管和所述第六NMOS管的源极都接地，所述第五NMOS管的漏极接所述第六NMOS管的栅极、所述第六NMOS管的漏极接所述第五NMOS管的栅极；所述第五NMOS管的漏极接第七NMOS管的源极、所述第七NMOS管的漏极和所述负输出端连接，所述第六NMOS管的漏极接第八匪OS管的源极、所述第八NMOS管的漏极接所述正输出端；所述第七NMOS管和所述第八NMOS管的栅极都接所述第一检测信号，所述第一检测信号控制所述第二负载的通断； 所述第三负载包括第九NMOS管和第十NMOS管，所述第九NMOS管和所述第十NMOS管的源极都接地，所述第九NMOS管的漏极接所述第十NMOS管的栅极、所述第十NMOS管的漏极接所述第九NMOS管的栅极；所述第九NMOS管的漏极接第十一 NMOS管的源极、所述第十一NMOS管的漏极和所述负输出端连接，所述第十NMOS管的漏极接第十二 NMOS管的源极、所述第十二 NMOS管的漏极接所述正输出端；所述第十一 NMOS管和所述第十二 NMOS管的栅极都接所述第二检测信号，所述第二检测信号控制所述第三负载的通断。
全文摘要
本发明公开了一种自适应可变带宽锁相环，包括锁相环电路、自适应控制电路、阈值电压产生电路。自适应控制电路用于对压控振荡器的控制电压进行检测，并输出第一检测信号和第二检测信号。第一检测信号和第二检测信号输入到锁相环电路中并自动选取锁相环电路的工作频率区间。通过自适应控制电路输出的第一检测信号和第二检测信号还能够分别控制电荷泵的电流源、低通滤波器的参数以及压控振荡器的延迟单元的负载的大小来自动优化所述锁相环电路的带宽。
文档编号H03L7/087GK103001629SQ201110266339
公开日2013年3月27日 申请日期2011年9月8日 优先权日2011年9月8日
发明者刘国军, 朱红卫, 李丹, 胡冠斌 申请人:上海华虹Nec电子有限公司