专利名称：调整时钟晶振的频率的方法及装置、晶振模块、芯片的制作方法
技术领域：
本发明涉及微电子技术领域，尤其涉及调整时钟晶振的频率的方法及装置、晶振模块、芯片。
背景技术：
时钟晶振是在电子技术应用领域广泛使用的一种基础器件，可提供各种各样频率的标准方波，此种方波主要用于数字系统时钟，次方波主要由输出电平值、高低电平占空比、上升/下降时间、驱动能力及频率等重要指标要求。目前，在芯片中内置时钟晶振已经广泛应用，但是由于工艺偏移等因素导致芯片中的时钟晶振的频率在一个较大的误差范围内，不能满足芯片的需求，降低了芯片的良品率和芯片的性能。
发明内容
本发明实施例提供了一种调整时钟晶振的频率的方法及装置、晶振模块、芯片，用于对时钟晶振的频率进行调节，降低时钟晶振频率与预期的频率之间的误差，有效的满足芯片对时钟晶振的频率的需求，提高芯片的良品率和性能。本发明实施例中的调整时钟晶振的频率的方法包括芯片上电后，获取芯片中的晶振模块的时钟晶振当前的频率；判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围内；若是，则将时钟晶振的频率调整为预置的目标频率。本发明实施例中的调整时钟晶振的频率的装置包括获取单元，用于芯片上电后， 获取芯片中的晶振模块的时钟晶振当前的频率；判断单元，用于判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围；调整单元，用于当时钟晶振当前的频率与预置的目标频率之间的差值在预置的可调范围时，则将时钟晶振的频率调整为预置的目标频率。本发明实施例中的晶振模块包括频率调整使能模块，用于提供频率调整使能位， 使得当所述频率调整使能位为使能状态时，允许对所述时钟晶振的频率进行调整；频率设置模块，用于提供频率设置位，使得芯片能够通过设置所述频率设置位的二进制数值调整时钟晶振的频率。本发明实施例中的芯片包括调整时钟晶振的频率的装置、及晶振模块；调整时钟晶振频率的装置能够对晶振模块的时钟晶振的频率进行调整。从以上技术方案可以看出，本发明实施例具有以下优点芯片上电后，获取芯片中的晶振模块的时钟晶振当前的频率，且当该时钟晶振当前的频率与预置的目标频率之间的差值在预置的可调范围内时，将所述时钟晶振的频率调整至预置的目标频率，通过调整时钟晶振的时钟频率至预置的目标频率，能够有效的满足芯片对时钟晶振频率的需求，提高芯片的成品良率及性能。
图1为本发明实施例中调整时钟晶振的频率的方法的一个示意图；图2为本发明实施例中调整时钟晶振的频率的方法的另一示意图；图3为本发明实施例中调整时钟晶振的频率的装置的一个示意图；图4为本发明实施例中调整时钟晶振的频率的装置的另一示意图；图5为本发明实施例中一种晶振模块的的一个示意图；图6为本发明实施例中一种芯片的示意图。
具体实施例方式本发明实施例提供了一种调整时钟晶振的频率的方法及装置、晶振模块、芯片，用于芯片对时钟晶振的频率进行调整，满足芯片对时钟晶振频率的需求，有效的提高芯片的成品良率及性能。在本发明实施例中，请参阅图1，为本发明实施例中一种调整时钟晶振的频率的方法的实施例，包括101、芯片上电后，获取芯片中晶振模块中的时钟晶振当前的频率；在本发明实施例中，芯片中包含控制单元，该控制单元可调整时钟晶振的频率，且在芯片中包含晶振模块，用于提供时钟晶振的频率，因此，在芯片上电后，控制单元将获取芯片中晶振模块中的时钟晶振当前的频率。102、判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围内，若是，则执行步骤103，若否，则执行步骤104 ；在本发明实施例中，控制单元获取到时钟晶振当前的频率之后，将判断该时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围内。103、将时钟晶振的频率调整为预置的目标频率。在本发明实施例中，当时钟晶振当前的频率与预置的目标频率之间的差值在预置的可调范围内时，说明可通过对时钟晶振的频率进行调整，使得时钟频率满足需求，控制单元将时钟晶振的频率调整为预置的目标频率。需要说明的是，在本发明实施例中，当时钟晶振当前的频率与预置的目标频率之间的差值不在预置的可调范围内时，控制单元将执行步骤104，即停止对时钟晶振的频率进行调整。104、结束调整。在本发明实施例中，通过获取时钟晶振的当前频率，并当该时钟晶振的当前频率与预置的目标频率的差值在预置的可调频率的范围内时，将该时钟晶振的频率调整至预置的目标频率，能够有效的满足芯片对时钟晶振的频率的需求，提高芯片的成品良率及性能。为了更好的理解本发明中的技术方案，请参阅图2，为本发明实施例中一种调整时钟晶振的频率的方法的实施例，包括201、芯片上电后，将晶振模块中的频率调整使能位设置为使能状态；需要说明的是，在本发明实施例中，芯片中的flash中保存用于调整时钟晶振的频率的代码，且芯片中还包含晶振模块，芯片上电之后，芯片内部的控制单元将读取并执行该用于调整时钟晶振的频率的代码，对芯片内的晶振模块中的时钟晶振的频率进行调整。
在本发明实施例中，芯片上电后，控制单元将晶振模块中的频率调整使能位设置为使能状态，以启动对时钟晶振的频率的调整。在实际应用中，具体可以为将晶振模块中的频率调整使能位的值设置为1，以表明该芯片启动对时钟晶振的频率的调整，需要说明的是，在实际应用中，可根据具体的情况设置频率调整使能位的比特数及所在的管脚，此处不做限定。202、预置时间段之后，从晶振模块中读取时钟晶振在预置时间段内的时钟计数值；在本发明实施例中，控制单元在将晶振模块中的频率调整使能位设置为使能状态之后，将在预置的时间段之后，将从晶振模块中读取时钟晶振在预置时间段内的时钟计数值。203、根据预置参数及时钟晶振在预置时间段内的时钟计数值，计算时钟晶振当前的频率，预置参数包括预置的时钟频率及预置的时钟计数值；在本发明实施例中，为了计算时钟晶振当前的频率，还需要使用芯片中的预置参数，该预置参数包括预置的时钟频率计预置的时钟计数值，其中，该预置的时钟计数值是指预置的时钟频率在步骤202中所描述的预置的时间段内的时钟个数，控制单元将根据该预置参数及时钟晶振在预置的时间段内的时钟计数值，计算时钟晶振当前的频率，具体的计算方法为将时钟晶振在预置的时间段内的时钟计数值除以预置的时钟计数值得到第一参数值，再将该第一参数值与预置的时钟频率的乘积作为时钟晶振当前的频率。例如，当时钟晶振在预置的时间段内的时钟计数值为N，预置的时钟频率为F，预置的时钟计数值为M时，
N
时钟晶振当前的频率Fose=TTxF。
M204、判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围内，若是，则执行步骤205，若否，则执行步骤207 ；在本发明实施例中，控制单元获取到时钟晶振当前的频率之后，将判断时钟晶振当前的时钟频率与预置的目标频率之间的差值是否在预置的可调范围内。205、根据时钟晶振当前的频率与预置的目标频率之间的差值、预置的时钟晶振的频率在调大或者降低时的频率调整单位、及频率设置位当前的二进制数值，确定频率设置位所需要设置的二进制数值；在本发明实施中，芯片中的晶振模块上包含频率设置位(管脚)，且可以根据需要使用不同比特数的端口，例如16比特，18比特，20比特等，控制单元可根据时钟晶振当前的频率与预置的目标频率之间的差值、预置的时钟晶振在调大或者降低时的频率调整单位、及用于设置时钟晶振的频率端口当前的二进制数值，确定该频率设置位所需要设置的二进制数值，需要说明的是，芯片上电后，该频率设置位当前的二进制数值是芯片默认的数值，同时，芯片中预置时钟晶振的频率在调大或者降低时的频率调整单位，例如若使用18 比特的端口设置时钟晶振的频率，则可使用该18比特中的[17:9]位作为粗调比特位，且粗调的频率调整单位为10MHz，且该[17:9]位中仅有一位的值为1，可使用该18比特的[8:0] 位作为精调比特位，且精调的频率调整单位为2MHz，该[8:0]位中仅有一位的值为1，其中， 在芯片上电之后，该18比特中的高位所在的位置是芯片默认的，可默认18比特中[13]和 [4]为高位，即值为1。其中，在[17:9]中，高位每前进1位，则时钟晶振的频率升高10MHz，高位每后退1位，则时钟晶振的频率降低10MHz，在[8:0]中，高位每前进1位，则时钟晶振的频率升高2Mhz，高位每后退1位，则时钟晶振的频率降低2MHz，为了更好的理解，若本发明实施例中用于设置时钟晶振的频率端口当前的二进制数值的高位在18比特中的[13]和 W]，粗调的频率调整单位为10MHz，精调的频率调整单位为2MHz时，时钟晶振当前的频率与预置的目标频率之间的差值为-14MHz，则说明需要增大时钟晶振的频率，则可确定需将二进制数值的在[17:9]中的高位向前移动一位，将[8:0]中的高位向前移动两位，即将18 比特的二进制数值的[14]和[6]位设置为高位，其他位的值为0，使得时钟晶振的频率能够增大14MHz，满足芯片的需求。需要说明的是，在本发明实施例中，预置的时钟晶振在调大或者降低时的频率调整单位可根据具体的情况设置，例如，不区分精调和粗调，设置频率调整单位为5MHz，因此， 在实际应用中，频率调整单位的具体数值此处不做限定。206、将确定的二进制数值发送给频率设置位；在本发明实施例，控制单元在确定用于设置时钟晶振的端口所需要的二进制数值之后，将该确定的二进制数值发送给频率设置位，使得晶振模块能够根据该二进制数值调整频率，满足用于对芯片的时钟晶振的频率的需求。207、结束调整。在本发明实施例中，当时钟晶振当前的频率与预置的目标频率之间的差值不在预置的可调范围内时，控制单元将执行步骤207，即停止对时钟晶振的频率进行调整。此外，控制单元在完成对时钟晶振的频率的调整之后，可结束对时钟晶振的频率的调整，将晶振模块中的频率调整使能位设置为非使能状态。需要说明的是，在本发明实施例中，为了更好的提高芯片的成品良率，还可在执行一次对时钟晶振的频率调整之后，再次返回步骤201，重复执行对时钟晶振的频率调整的过程，在实际应用中，可根据具体的情况设置该重复执行的次数，此处不做限定。在本发明实施例中，在芯片上电后，通过将晶振模块的时钟晶振的频率调整使能位设置为使能状态，启动对时钟晶振的频率的调整，并当时钟晶振当前的频率与预置的目标频率值的差值在预置的可调范围内时，对频率设置位的二进制数值进行设置，使得晶振模块的时钟晶振的频率升高或者降低至预置的目标频率值，能够有效的满足芯片对时钟晶振频率的需求，提高芯片的成品良率及性能。为了更好的理解本发明实施例中的技术方法，下面将介绍一个具体的应用例。晶振模块中的时钟晶振的频率调整使能位为PD，比特数为1比特，用于调整时钟晶振的频率的端口为FREQ，比特数为18比特，该18比特中的[17:9]位作为粗调比特位， 且粗调的频率调整单位为10MHz，该18比特的[8:0]位作为精调比特位，且精调的频率调整单位为2MHz，其中，在芯片上电之后，默认18比特中[13]和[4]位为高位，即值为1。其中，在[17:9]中，高位每前进1位，则时钟晶振的频率升高10MHz，高位每后退1位，则时钟晶振的频率降低10MHz，在[8 0]中，高位每前进1位，则时钟晶振的频率升高2Mhz，高位每后退1位，则时钟晶振的频率降低2MHz。芯片上电后，若控制单元获得的时钟晶振当前的时钟频率为95MHZ，预置的目标频率为83MHZ，则差值为12MHZ，根据芯片预置的参数，可确定需要将18比特中的[17:9]中的高位向后退一位，即将[12]位的值设为高位，值为1，将[8:0]中的高位向后退一位，即将[3]位的值设为高位，值为1，其他位均为0，构成一个新的二进制数值，且控制单元将该二进制数值发送给FREQ，使得时钟晶振的频率从95MHz调整为83MHz。请参阅图3，为本发明实施例中一种调整时钟晶振的频率的装置的实施例，包括获取单元301，用于芯片上电后，获取芯片中的晶振模块的时钟晶振当前的频率；判断单元302，用于判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围；调整单元303，用于当时钟晶振当前的频率与预置的目标频率之间的差值在预置的可调范围时，则将时钟晶振的频率调整为预置的目标频率。在本发明实施例中获取单元，芯片上电后，获取单元301将获取芯片中的晶振模块的时钟晶振当前的频率；并由判断单元302判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围；当时钟晶振当前的频率与预置的目标频率之间的差值在预置的可调范围时，调整单元303则将时钟晶振的频率调整为预置的目标频率。在本发明实施例中，通过获取时钟晶振的当前频率，并当该时钟晶振的当前频率与预置的目标频率的差值在预置的可调频率的范围内时，将该时钟晶振的频率调整至预置的目标频率，能够有效的满足芯片对时钟晶振的频率的需求，提高芯片的成品良率及性能。为了更好的理解本发明实施例中的装置，请参阅图4，为本发明实施例中调整时钟晶振的频率的装置的另一实施例，包括如图3所示实施例中描述的获取单元301、判断单元302、调整单元303，且与图3 所示实施例中描述的内容相似，此处不再赘述。在本发明实施例中，装置还包括使能单元401，用于将晶振模块中的频率调整使能位设置为使能状态；读取单元402，用于预置时间段之后，从晶振模块中读取时钟晶振在预置时间段内的时钟计数值。其中，获取单元301包括第一计算单元403，用于将时钟晶振在预置的时间段内的时钟计数值除以预置的时钟计数值得到第一参数值；第二计算单元404，用于将第一参数值与预置的时钟频率的乘积作为时钟晶振当前的频率。在本发明实施例中，芯片上电后，使能单元401将晶振模块中的频率调整使能位设置为使能状态；并在预置的时间段后，读取单元402从时钟晶振中读取时钟晶振在预置时间段内的时钟计数值，接着由获取单元301中的第一计算单元403将时钟晶振在预置的时间段内的时钟计数值除以预置的时钟计数值得到第一参数值，再由获取单元302中的第二计算单元404将第一参数值与预置的时钟频率的乘积作为时钟晶振当前的频率，获取时钟晶振当前的频率之后，由判断单元302判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围；当时钟晶振当前的频率与预置的目标频率之间的差值在预置的可调范围时，调整单元303则将时钟晶振的频率调整为预置的目标频率。在本发明实施例中，在芯片上电后，通过将晶振模块的时钟晶振的频率调整使能位设置为使能状态，启动对时钟晶振的频率的调整，并当时钟晶振当前的频率与预置的目标频率值的差值在预置的可调范围内时，对频率设置位的二进制数值进行设置，使得晶振模块的时钟晶振的频率升高或者降低至预置的目标频率值，能够有效的满足芯片对时钟晶振频率的需求，提高芯片的成品良率及性能。请参阅图5，为本发明实施例中一种晶振模块的实施例，包括频率调整使能模块501，用于提供频率调整使能位，使得当频率调整使能位为使能状态时，允许对时钟晶振的频率进行调整；频率设置模块502，用于提供频率设置位，使得芯片能够通过设置频率设置位的二进制数值调整时钟晶振的频率。此外，在本发明实施例中，晶振模块还可包括频率读取模块，从该频率读取模块中可读取晶振模块当前的时钟晶振的频率。在本发明实施例中，通过在晶振模块中设置频率调整使能模块及频率设置模块， 使得芯片能够对晶振模块的时钟晶振的频率进行调整，提高芯片的成品良率及性能。请参阅图6，为本发明实施例中一种芯片的实施例，包括如图3或图4所示的实施例中所描述的芯片上电后调整时钟晶振的频率的装置 601、及如图5所示实施例中描述的晶振模块602 ；该调整时钟晶振频率的装置601能够对晶振模块602的时钟晶振的频率进行调離
iF. ο需要说明的是，在本发明实施例中，调整时钟晶振频率的装置601以代码的形式保存在芯片的flash中，当芯片上电后，芯片中的控制单元将读取该段代码并运行，使得控制单元具有调整时钟晶振频率的装置601所具有的功能，实现对晶振模块的时钟晶振的频率的调整。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。以上对本发明所提供的一种调整时钟晶振的频率的方法及装置、晶振模块、芯片进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种调整时钟晶振的频率的方法，其特征在于，芯片上电后，获取所述芯片中的晶振模块的时钟晶振当前的频率；判断所述时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围内；若是，则将所述时钟晶振的频率调整为预置的目标频率。
2.根据权利要求1所述的方法，其特征在于，所述获取所述芯片中的晶振模块的时钟晶振当前的频率之前包括将所述晶振模块中的频率调整使能位设置为使能状态；预置时间段之后，从所述晶振模块中读取所述时钟晶振在所述预置时间段内的时钟计数值。
3.根据权利要求1或2所述的方法，其特征在于，所述获取时钟晶振当前的频率包括 根据预置参数及所述时钟晶振在所述预置时间段内的时钟计数值，计算所述时钟晶振当前的频率，所述预置参数包括预置的时钟频率及预置的时钟计数值。
4.根据权利要求3所述的方法，其特征在于，所述根据预置参数及所述时钟晶振在预置时间段内的时钟计数值，计算所述时钟晶振当前的频率包括将所述时钟晶振在预置的时间段内的时钟计数值除以所述预置的时钟计数值得到第一参数值；将所述第一参数值与所述预置的时钟频率的乘积作为所述时钟晶振当前的频率。
5.根据权利要求1所述的方法，其特征在于，所述将所述时钟晶振的频率调整为目标频率具体包括根据所述时钟晶振当前的频率与预置的目标频率之间的差值、预置的所述时钟晶振的频率在调大或者降低时的频率调整单位、及频率设置位当前的二进制数值，确定所述频率设置位所需要设置的二进制数值；将确定的所述二进制数值发送给所述频率设置位。
6.一种调整时钟晶振的频率的装置，其特征在于，包括获取单元，用于芯片上电后，获取所述芯片中的晶振模块的时钟晶振当前的频率； 判断单元，用于判断所述时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围；调整单元，用于当所述时钟晶振当前的频率与预置的目标频率之间的差值在所述预置的可调范围时，则将所述时钟晶振的频率调整为预置的目标频率。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括使能单元，用于将所述晶振模块中的频率调整使能位设置为使能状态； 读取单元，用于预置时间段之后，从所述晶振模块中读取所述时钟晶振在所述预置时间段内的时钟计数值。
8.根据权利要求6或7所述的装置，其特征在于，所述获取单元包括第一计算单元，用于将所述时钟晶振在预置的时间段内的时钟计数值除以所述预置的时钟计数值得到第一参数值；第二计算单元，用于将所述第一参数值与所述预置的时钟频率的乘积作为所述时钟晶振当前的频率。
9.一种晶振模块，其特征在于，包括频率调整使能模块，用于提供频率调整使能位，使得当所述频率调整使能位为使能状态时，允许对所述时钟晶振的频率进行调整；频率设置模块，用于提供频率设置位，使得芯片能够通过设置所述频率设置位的二进制数值调整时钟晶振的频率。
10.一种芯片，其特征在于，包括如权利要求6至8任一项所描述的调整时钟晶振的频率的装置、及如权利要求9所述的晶振模块；所述调整时钟晶振频率的装置能够对所述晶振模块的时钟晶振的频率进行调整。
全文摘要
本发明实施例公开了一种调整时钟晶振的频率的方法及装置、晶振模块、芯片，用于对芯片内的时钟晶振的频率进行调整。本发明实施例方法包括芯片上电后，获取芯片中的晶振模块的时钟晶振当前的频率；判断时钟晶振当前的频率与预置的目标频率之间的差值是否在预置的可调范围内；若是，则将时钟晶振的频率调整为预置的目标频率。本发明实施例中还公开了与方法对应的装置、及晶振模块、芯片，能够有效的满足芯片对时钟晶振的频率的需求，提高芯片的良品率和系统。
文档编号H03L7/06GK102510283SQ20111036935
公开日2012年6月20日 申请日期2011年11月18日 优先权日2011年11月18日
发明者叶媲舟, 张华龙 申请人:深圳芯邦科技股份有限公司