专利名称：一种功率放大器的非线性失真补偿装置的制作方法
技术领域：
本发明涉及一种功率放大器相关技术，尤其是涉及一种功率放大器的非线性失真补偿装置。
背景技术：
现代无线通信业务需求迅猛增长，要求无线通信具有高质量大容量的传输方式，这就意味着通信系统必须采用效率高的线性调制方式以提高有限带宽的数据速率和频谱利用率，从而使射频大功率放大器的线性化成为热门技术。传统解决功率放大器线性化的技术是采用功率回退，前馈，负反馈以及预失真技术，功率回退技术是使功率放大器工作在离饱和点回退10-15dB的地方，但这就导致了功率放大器功率利用率低，而且为了回退后的功率达到使用要求不得不选用较大功率的放大器，浪费了能源和增加了成本。另一种模拟预失真技术是对输入信号的幅度和相位经行预畸变从而达到线性化的目的，反馈法不适用于宽带信号而前馈法虽然对宽带信号适用，但功率放大器的特性会随时间而变化，随着器件特性的变化前馈系统的性能会变坏。数字预失真技术是目前用的最多的一种方法，就是利用数字自适应技术构造一个自适应的功放逆系统从而补偿放大器的非线性畸变，而使用低成本FPGA实现预失真算法，需要占用大量资源，而使用FPGA内嵌MCU的方式来实现，调试以及时序分析存在困难。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种节约FPGA成本、稳定性高的功率放大器的非线性失真补偿装置。本发明的目的可以通过以下技术方案来实现:一种功率放大器的非线性失真补偿装置，其特征在于，包括依次连接的第一模数转换器、FPGA、数模转换器、功率放大器和第二模数转换器，所述的第二模数转换器与FPGA连接。所述的FPGA包括DDC_DUC模块、CFR削峰模块、DPD、自适应模块和存储器，所述的DDC_DUC模块的输入端与第一模数转换器连接，所述的DDC_DUC模块、CFR削峰模块、DTO依次连接，所述的DH)分别与数模转换器、自适应模块连接，所述的自适应模块与存储器连接，所述的第二模数转换器的输出端与存储器连接。所述的DDC_DUC模块包括DDC单元和DUC单元，所述的DDC单元将数字信号进行下变频处理，该下变频处理包括下混频和降数据率处理，所述的DUC单元将DDC输出的数字信号进行上变频处理，该上变频处理为数据的还原过程，首先进行数据速率内插还原然后通过数字正交混频将信号频谱搬迁到想要的频率上去。所述的CFR削峰模块降低信号的峰均比，从而来减少功放的输出回退。所述的DH)为是信号预失真器，通过将数字信号经行补偿预失真从而改善功放的互调性能。
所述的自适应模块为信号预失真器的系数更新模块，一旦功放性能发生变化，则自适应模块自动更新预失真的系数从而使互调补偿达到预期的效果。所述的信号预失真器采用三阶volterra级数构建功放模型，自适应模块采用流水运算方式来更新功放模型的三阶volterra的系数。与现有技术相比，本发明具有以下优点:1、改善射频大功率放大器的互调失真，优化互调性能可达20dB ；2、节约FPGA成本，利用低成本FPGA也可以实现多通道宽带预失真；3、自适应模块采用流水运算方式来更新功放模型的三阶volterra的系数可以极大节约FPGA成本，也不会由于FPGA资源紧张而导致时序分析出现问题从而影响系统稳定性。
图1为本发明的结构示意图；图2为本发明的自适应模块的流水运算更新信号预失真器系数的流程图。
具体实施例方式下面结合附图和具体实施例对本发明进行详细说明。实施例如图1所示，一种功率放大器的非线性失真补偿装置，包括依次连接的第一模数转换器1、FPGA2、数模转换器3、功率放大器4和第二模数转换器5，所述的第二模数转换器5与FPGA2连接。第一模数转换器I是14bit模拟数字转换器，将前级低噪放送过来的信号采集为存数字信号并进行编码。所述的FPGA2包括DDC_DUC模块21、CFR削峰模块22、DH)23、自适应模块24和存储器25，所述的DDC_DUC模块21的输入端与第一模数转换器I连接，所述的DDC_DUC模块
21、CFR削峰模块21、DH)23依次连接，所述的DTO23分别与数模转换器3、自适应模块24连接，所述的自适应模块24与存储器25连接，所述的第二模数转换器5的输出端与存储器25连接。所述的DDC_DUC模块21包括DDC单元和DUC单元，所述的DDC单元将数字信号进行下变频处理，该下变频处理包括下混频和降数据率处理，所述的DUC单元将DDC输出的数字信号进行上变频处理，该上变频处理为数据的还原过程，首先进行数据速率内插还原然后通过数字正交混频将信号频谱搬迁到想要的频率上去。CFR削峰模块22是实现信号削峰功能的模块，宽带调制信号具有高峰均比，其包络起伏变化剧烈。为了处理信号当中的峰值，就必须加大功放的输出回退，导致功放工作点偏离了最佳位置而影响了工作效率。CFR算法通过降低信号的峰均比来减少功放的输出回退，从而提高功放的工作效率。所述的DTO23为是信号预失真器，通过将数字信号经行补偿预失真从而改善功放的互调性能。所述的自适应模块为信号预失真器的系数更新模块，一旦功放性能发生变化，则自适应模块自动更新预失真的系数从而使互调补偿达到预期的效果。数模转换器3是16bit模拟数字转换器，将FPGA送过来的数字IQ信号还原成模拟信号，PA是功率放大器，将信号功率进行放大。所述的信号预失真器采用三阶volterra级数构建功放模型，自适应模块采用流水运算方式来更新功放模型的三阶volterra的系数。考虑到低成本FPGA的逻辑算术资源有限，本发明采用流水方式计算三阶volterra级数的系数来构建自适应算法模块。一个理想的线性功放，其输入与输出应该为线性关系，即输出应该是输入的线性函数，而实际的功放则并不是严格的线性特征，而是一种非线性关系，这就是功率放大器的非线性失真特性。由于功放物理上的非线性特性,使得大功率功成为互调失真的放主要来源，当输入为大信号时放大器工作在饱和区域使得功放出现增益压缩非线性现象，这是功放的典型的非线性特性产生的原因，除此之外，大功率功放还具有记忆效应，电学的记忆效应产生于调制信号频带内的节点阻抗的不稳定，此不稳定的包络阻抗通常主要由偏置阻抗导致，它是造成电学记忆效应的主要原因。热学的记忆效应主要由芯片温度引起，它受到输入信号的调制。所以需要补偿功放的失真，必须构建数学模型对幅度、相位以及记忆效应失真进行预补偿，常用的数学模型是采用Volterra级数构建功放模型，考虑到FPGA的资源以及实际工程应用需要的性能，选用三阶Volterra级数构建算法模型，如下式所示:
权利要求
1.一种功率放大器的非线性失真补偿装置，其特征在于，包括依次连接的第一模数转换器、FPGA、数模转换器、功率放大器和第二模数转换器，所述的第二模数转换器与FPGA连接。
2.根据权利要求1所述的一种功率放大器的非线性失真补偿装置，其特征在于，所述的FPGA包括DDC_DUC模块、CFR削峰模块、DB)、自适应模块和存储器，所述的DDC_DUC模块的输入端与第一模数转换器连接，所述的DDC_DUC模块、CFR削峰模块、DPD依次连接，所述的DH)分别与数模转换器、自适应模块连接，所述的自适应模块与存储器连接，所述的第二模数转换器的输出端与存储器连接。
3.根据权利要求2所述的一种功率放大器的非线性失真补偿装置，其特征在于，所述的DDC_DUC模块包括DDC单元和DUC单元，所述的DDC单元将数字信号进行下变频处理，该下变频处理包括下混频和降数据率处理，所述的DUC单元将DDC输出的数字信号进行上变频处理，该上变频处理为数据的还原过程，首先进行数据速率内插还原，然后通过数字正交混频将信号频谱搬迁到想要的频率上去。
4.根据权利要求2所述的一种功率放大器的非线性失真补偿装置，其特征在于，所述的CFR削峰模块降低信号的峰均比，从而来减少功放的输出回退。
5.根据权利要求2所述的一种功率放大器的非线性失真补偿装置，其特征在于，所述的Dro为是信号预失真器，通过将数字信号经行补偿预失真从而改善功放的互调性能。
6.根据权利要求5所述的一种功率放大器的非线性失真补偿装置，其特征在于，所述的自适应模块为信号预失真器的系数更新模块，一旦功放性能发生变化，则自适应模块自动更新预失真的系数从而使互调补偿达到预期的效果。
7.根据权利要求7所述的一种功率放大器的非线性失真补偿装置，其特征在于，所述的信号预失真器采用三阶volterra级数构建功放模型，自适应模块采用流水运算方式来更新功放模型的三阶volterra的系数。
全文摘要
本发明涉及一种功率放大器的非线性失真补偿装置，包括依次连接的第一模数转换器、FPGA、数模转换器、功率放大器和第二模数转换器，所述的第二模数转换器与FPGA连接；所述的FPGA包括DDC_DUC模块、CFR削峰模块、DPD、自适应模块和存储器，所述的DDC_DUC模块的输入端与第一模数转换器连接，所述的DDC_DUC模块、CFR削峰模块、DPD依次连接，所述的DPD分别与数模转换器、自适应模块连接，所述的自适应模块与存储器连接，所述的第二模数转换器的输出端与存储器连接。与现有技术相比，本发明具有节约FPGA成本、稳定性高等优点。
文档编号H03F1/32GK103138686SQ20111039834
公开日2013年6月5日 申请日期2011年12月5日 优先权日2011年12月5日
发明者许汉铭 申请人:佳律通信设备(上海)有限公司