高频开关模块的制作方法

专利名称：高频开关模块的制作方法
技术领域：
本发明涉及ー种高频开关模块，尤其是涉及一种对收发天线与两个以上的发送接收电路之间的信号路径进行切換的高频开关模块。
背景技术：
便携式电话系统实现了第三代便携式电话的声音通信、利用TV电话、无线因特网的高功能通信，并且正在朝向实现高速且高功能地继续发展。为了实现上述那样的各种服务，设计出了使GSM(Global System for Mobile Communication :全球移动通信系统)的通信速度提高了的EDGE (Enhanced Data rate for GSM Evolution :演进的增强数据速率)、W-CDMA(Wideband Code Division Multiple Access :宽带码分多址)、LTE(Long TermEvolution :长期演进)等标准。另外，随着用户数的増加、通信方式的多祥化，使用频带也増加，在欧洲有900MHz频带的GSM和1.8GHz频带的DCS (Digital Cellular System :数字蜂窝系统)。另ー方面，在美国有 I. 9GHz 频带的 PCS (Personal Communication System :个人通信系统)和 850MHz的GSM。除此之外，还增加了使用I. 5GHz、2GHz、2. 5GHz频带的W_CDMA、LTE，多频带、多模式化成为便携式终端的必备条件。高频开关模块为了支持如上所述的多频带、多模式化，而需要DP9T (Double Pole9throw :双刀九掷)等大规模电路。图30A、30B是不意性地不出开关模块内的SPDT(Single pole, double throw :单刀双掷)的电路图。在GSM、LTE中使用了 TDD (Time Division Duplex :时分双エ)方式， 因此需要频繁地切换发送(TX)和接收(RX)。例如在发送时(图30B)，对晶体管M261和M264施加正电压来使晶体管导通，另ー方面，对晶体管M262和M263施加负电压来使晶体管截止。由此，来自发送电路TXl的高频信号通过导通晶体管M261被传递到天线ANT并从天线ANT以电波的形式放射到空中。接收电路RXl为了阻断来自TXl的高频信号的泄漏信号，而将M263截止且通过M264将RXl连接在地线GND上。另ー方面，在接收时(图30A)，对晶体管M262和M263施加正电压来使晶体管导通，另ー方面，对晶体管M261和M264施加负电压来使晶体管截止。由此，从天线ANT接收到的高频信号(瞬时电压值为数UVpp 数mVpp)通过导通晶体管M263被传递到RXl,连接到开关模块外的RFIC(Radio FrequencyIntegrated Circuit :射频集成电路)。为了防止来自ANT的接收高频信号泄漏到TXl,而将M261截止且将M262连接在GND上。如上所述，对断开开关施加负电压的理由在于，从TXl输入到开关的高频信号的电カ最大为IW左右，因此对构成开关的晶体管的漏极端子或者源极端子施加的瞬时电压值达到数Vpp。为了即使施加这样的达到数Vpp的电压也保持晶体管的截止状态，需要对截止晶体管施加例如-2. 5V左右的负电压值。图31表示普通结构的高频开关模块。高频开关模块(I)包括如上述SPDT那样的开关(X)主体、接收来自便携式终端的BBIC (Base-Band Integrated Circuit :基带集成电路)的控制信号SDATA、SCLK来进行开关模块的起动、开关端ロ的切換、备用等控制的I/O接ロ(2);接收来自上述I/O接ロ的开关控制信号CNT来生成适于实际的开关切换的开关控制信号SWCNT的解码器(3);以及对开关(7)提供负电压NVG_OUT的负电压生成电路(6)。负电压生成电路(6)例如下面的Jeongwon Cha et al的文献所示的那样由时钟生成器、电荷泵电路、以及大面积的电容元件构成，以时钟生成器所生成的时钟驱动电荷泵，将从电荷泵输出的负电荷充电给电容元件，由此产生负电压。Jeongwon Cha et al, “Analysis and Design Techniques of CMOSCharge-pump-Based Radio-Frequency Antenna-Switch Controllers，，，IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS-I, VOL. 56, NO. 5, MAY 2009PP. 1053-1062在日本特开2009-27487号公报中公开了以下内容对构成开关的晶体管的栅极端子与GND端子另外准备由FET (field effect transistor :场效应晶体管)和ニ极管构成的电荷的释放路径，来防止充电给构成开关的晶体管的栅极端子-源极端子间的寄生电容Cgs的正电荷流入到负电压电路的充电电容，由此抑制在开关的端ロ切换时产生的负电压值的上升，并缩短开关切换时间。并且，在日本特开2010-103971号公报的实施例9中公开了如下内容由比较器检测升压电压值的变动，当升压电压值变动到某固定值时，向使升压电路内的时钟生成器的频率上升并使升压电压值迅速返回到初始值的方向进行操作，在升压电压值上升到某固定值时，将时钟频率返回到初始的频率。根据该结构，通过仅在开关端ロ的切换定时使时钟频率上升，能够不増大升压电路内的充电电容Ce的面积，并且抑制功耗的増大。

发明内容
由于便携式终端内的1C、开关被所装载的电池提供电力，因此嵌入于便携式终端的BBIC、RFIC、PA(Power Amplifier :功率放大器)等寻求低功耗，对包含有负电压生成电路的高频开关模块也要求低功耗化。如果将时钟停止，则负电压生成电路由于从电容元件泄漏电荷而逐渐产生电荷消失，负电压值上升(逐渐接近OV)，因此需要使时钟生成器始終进行动作。因此，高频开关模块是对收发天线与两个以上发送接收电路之间的信号路径进行切换的开关电路，但是始終 消耗电流。并且，高频开关模块被装载于以便携式电话为代表的非常重视量产性的便携式终端等中，因此在市场上必须廉价提供。因此，在高频开关模块中，利用着使用了以往基板的电阻率高且信号损失少的HEMT(High Electron Mobility Transistor :高电子迁移率晶体管)的开关，但是近年来正替换为使用了廉价的娃的SOI (Silicon ON Insulator :绝缘体上娃)开关。另外，在以往的高频开关模块中，将开关主体、解码器、负电压生成电路形成为独立部件，在模块封装上组装起来，但是为了降低组装成本，而要求将上述所有的电路块在同一半导体集成电路上形成了单片化的模块化。并且，在上述半导体电路中也为了低成本化而要求以较小的芯片面积实现。此外，便携式终端由于从所装载的电池被提供电力，因此嵌入于便携式终端的BBIC、RFIC、PA等寻求低功耗，对包含有负电压生成电路的高频开关模块也要求低功耗化。也就是说，当将上述内容进行概括时，在高频开关模块中，满足遵照W-CDMA, LTE、GSM等标准的开关端ロ切换时间，并且要求低功耗化和低面积化。图32和图33是针对将由负电压生成电路NVG (6)生成的负电压NVG_0UT施加到开关(7)的方法以及此时产生的问题进行说明的图。开关(7)包括作为开关主体的SPST (Single pole, Single throw :单刀单掷)(70)和电平位移器(71)。电平位移器(71)是将来自上述解码器(3)的SWCNT信号的电压电平从VDD-GND变换为VDD_NVG_0UT的栅极控制信号GCNT、NGCNT的电路块。也就是说，相对于SWCNT信号的电平在高电平时为VDD、在低电平时为GND，栅极控制信号GCNT和NGCNT的电平在高电平时为VDD、在低电平时为NVG_OUT。电平位移器(71)由以下三个电路构成由源极端子接地的晶体管MN711和源极端子连接在VDD的电压源上的晶体管MP713构成的逆变器、由源极端子接地的晶体管匪712和源极端子连接在VDD的电压源上的晶体管MP714构成的逆变器、以及由源极端子连接在负电压生成电路NVG (6)上的匪713和匪714及源极端子连接在VDD的电压源上的MP715和MP716构成的差动输入交叉耦合锁存器。在上述两个逆变器中生成信号电平变为VDD-GND的SWCNT信号的差动信号，将上述差动SWCNT信号输入到差动输入交叉耦合锁存器。由此，在交叉耦合锁存器的输出中生成信号电平为VDD-NVG_0UT的GCNT和NGCNT，上述GCNT与 SPST(70)的穿通晶体管匪701连接，上述NGCNT与分流晶体管匪700连接。此时，充电给匪700的栅扱-源极间电容Cgs的电荷通过丽713作为Igate流入到负电压生成电路NGV6的充电电容Ce。图33是示意性地表示图32的各节点处的时间波形的图。在t < 11的时间、SWCNT信号处于低电平吋，差动输入交叉耦合锁存器的MP715和匪714导通、MP716和匪713截止，因此栅极控制信号GCNT、NGCNT分别变为低电平、高电平。此时，通过SPST70的MN700导通、匪701截止，SPST70的ANT端口和RFl端ロ变为相分离的状态。对匪700的栅极端子施加了 VDD，因此形成对丽700的栅极-源极间的寄生电容Cgs充电用其电容值Cgsn和VDD之积表示的电荷的状态。构成SPST70的丽700和丽701为了降低开关接通时的接通电阻而形成与匪713、匪714、MP715、MP716相比非常大的栅极宽度。因此，对丽700的栅极-源极间的寄生电容Cgs充电较大的电荷。接着，在t = tl处控制信号SWCNT从低电平切换为高电平时，差动输入交叉耦合锁存器的MP716、匪713导通、MP715和匪714变为截止，因此栅极控制信号GCNT、NGCNT分别变为高电平、低电平。此时，通过SPST70的丽700截止、匪701导通，SPST70的ANT端ロ和RFl端ロ变为已连接的状态。此时，在丽700从导通变为截止的瞬间、即对丽700的栅极端子施加的电压从VDD切换为NVG_0UT的瞬间，充电给匪700的栅极-源极间电容Cgs的电荷通过丽713作为Igate流入到负电压生成电路NGV6的充电电容Ce。由于对充电电容Ce充电了负电荷，因此丽700的Cgs的正电荷作为Igate流入，由此在t < tl时产生作为负电压生成电路(6)的输出的NVG_0UT的负电压值上升(接近0V)的现象。之后，通过负电压生成电路(6)内的时钟生成器和电荷泵将负电荷再次充电给充电电容Ce，由此NVG_0UT的负电压值返回到控制信号SWCNT切換前的负电压值。将上述的从控制信号SWCNT切换时tl起直到负电压值一次上升并返回到初始的负电压值为止的时间t_A定义为“开关切换时间”。开关切换时间t_A需要遵照S-CDMA、GSM等标准、便携式终端生产商的标准。
为了缩短开关的切换时间，列举(I)增大负电压生成电路(6)内的充电电容Ce的电容值、⑵提高负电压生成电路(6)内的时钟生成器的时钟频率。关于上述⑴，即使SPST70的匪700的栅扱-源极间电容Cgs的正电荷能够流入，也将通过提高充电电容Cs的大小来达到没有影响的程度，由此减小NVG_0UT的电压上升量、缩短直到负电压值返回到初始的时间、即缩短开关切換时间。然而，増大充电电容Cs的电容值意味着芯片面积增大，因此芯片单价上升，这并不理想。关于上述(2)，提高时钟生成器的时钟频率关系到使由电荷泵向充电电容Ce提供负电荷的频度提高，通过缩短NVG_0UT的负电压值返回到初始为止的时间，来缩短开关切换时间。然而，提高时钟生成器的时钟频率导致使消耗电流増大，并导致使便携式终端的使用时间缩短，因此并不理想。在上述日本特开2009-27487号公报的结构中，ニ极管在保持接通状态的0. 6 0. 7V左右能够将电荷释放到不同的释放路径，但是当变为0. 6V以下的电压值时上述释放路径关闭，导致此后充电给晶体管的Cgs的正电荷流入充电电容Ce，因此开关的切换时间缩短效果是有限的。另外，在上述日本特开2009-27487号公报的其它实施例中示出了如下 的例子即使在上述ニ极管为0. 6V以下的情况下，为了使电荷流动到不同的释放路径，也将上述ニ极管连接在第二负电压生成电路的输出端子而不是GND上，但是由于要准备两个负电压生成电路，因此面积増大，芯片单价上升。另外，在上述日本特开2010-103971号公报的实施例9的结构中，由于在检测到升压电压值的变动后使时钟生成器的频率上升，因此在接收到控制信号SWCNT起使时钟生成器的时钟频率上升之前存在某固定的延迟时间，开关切换时间的缩短效果是有限制的。根据以上内容，存在如下问题通过目前为止提出的技术，很难实现同时满足开关切换时间短且功耗、芯片面积小这样的条件的高频开关模块。本发明的课题在于解决上述问题，提供ー种同时满足开关切换时间的缩短、低功耗、低面积的高频开关模块技木。从本说明书的记述以及附图中可以明确本发明的上述以及其它目的、新颖的特征。简单地说明在本申请中公开的发明中的代表性技术方案如下。S卩，本发明的代表性的高频开关模块具备对多个开关端ロ间的路径进行切换的开关，该高频开关模块的特征在干，具备1/0接ロ，其根据从外部装置接收到的系统数据信号和系统时钟，生成进行上述开关模块的控制的多种控制信号；解码器，其响应上述多种控制信号中想要切換上述开关端ロ的的控制信号，生成用于控制上述开关的开关控制信号；开关切换定时检测器，其响应想要切換上述开关端ロ的控制信号的切換定时，生成开关切换检测信号；频率控制信号生成器，其响应上述开关切换检测信号，生成用于变更频率的多个频率控制信号；以及负电压生成电路，其响应上述多个频率控制信号生成不同频率的时钟信号，并且根据该时钟信号生成负电压输出信号，其中，上述负电压生成电路响应上述多个频率控制信号，在上述开关切換定时暂时增大上述时钟信号的频率，上述开关响应于上述开关控制信号和上述负电压输出信号来切換上述多个开关端ロ间的路径。简单地说明由本申请公开的发明中的代表性的技术方案获得的效果如下。S卩，根据本发明，能够与实际进行切换的定时同步地或者在实际进行切換的定时之前检测开关的端ロ切换定时，能够实现同时满足开关端ロ的切换时间的缩短、功耗的減少、半导体芯片面积的減少效果的高频开关模块。


图I是表示本发明实施方式I的高频开关模块的结构的图。图2是表示图I所示的高频开关模块所包含的开关切换定时检测器的结构的图。图3是用于说明图2所示的开关切换定时检测器的内部动作的时序图。图4是表示图I所示的高频开关模块所包含的频率控制信号生成器的结构的图。图5是用于说明图4所示的频率控制信号生成器的内部动作的时序图。图6是表示图I所示的高频开关模块所包含的负电压生成电路的结构的图。
图7是表示图6所示的负电压生成电路所生成的负电压输出NVG_0UT的收敛过程的图。图8是表示图6所示的负电压生成电路所包含的时钟生成电路的结构的图。图9是表示图6所示的负电压生成电路所包含的电荷泵的结构的图。图10是表示本发明实施方式I的高频开关模块的内部动作的时序图。图11是表示图I所示的高频开关模块所包含的开关的结构的图。图12是表示本发明实施方式2的高频开关模块的结构的图。图13是表示图12所示的高频开关模块所包含的频率控制信号生成器的结构的图。图14是用于说明图13所示的频率控制信号生成器的内部动作的时序图。图15是表示本发明实施方式2的高频开关模块的内部动作的时序图。图16是表示本发明实施方式3的高频开关模块的结构的图。图17是表示在高频开关模块的开关中天线有两个以上时的详细电路结构的图。图18是表示随着图17所示的开关7的开关端ロ切换而产生的负电压输出NVG_OUT的上升以及再收敛过程的图。图19是图16所示的高频开关模块所包含的开关切换模式检测器的流程图。图20是表示图16所示的高频开关模块所包含的频率控制信号生成器的结构的图。图21是用于说明图20所示的频率控制信号生成器的内部动作的时序图。图22是表示本发明实施方式3的高频开关模块的内部动作的时序图。图23是表示本发明实施方式4的高频开关模块的结构的图。图24是表示图23所示的高频开关模块所包含的频率控制信号生成器的结构的图。图25是用于说明图24所示的频率控制信号生成器的内部动作的时序图。图26是表示本发明实施方式5的高频开关模块的结构的图。图27是表示本发明实施方式5的高频开关模块的内部动作的时序图。图28是表示本发明实施方式5的高频开关模块的结构的图。图29是表示本发明实施方式5的高频开关模块的内部动作的时序图。图30A是用于说明普通的SPDT开关的接收系统的动作原理的图。图30B是用于说明普通的SPDT开关的发送系统的动作原理的图。
图31是表示以往的高频开关模块的结构例的图。图32是表示图31所示的开关的详细电路结构的图。图33是表示随着图32所示的开关的开关端ロ切换所产生的负电压输出NVG_0UT的上升以及再收敛过程的图。
具体实施例方式以下、详细说明本申请发明的代表实施方式。[发明的实施方式的概要]首先说明代表的实施方式。在该概要说明中附加括号进行參照的附图的參照标记只是例示附有标记的结构要素的概念中所包含的结构要素。 本发明的代表性实施方式的高频开关模块，其具备对多个开关端ロ间的路径进行切換的开关，该高频开关模块的特征在干，该闻频开关ネ旲块具备I/O接ロ，其根据从外部装置接收到的系统数据信号和系统时钟，生成进行上述开关模块的控制的多种控制信号；解码器，其基于来自上述I/O接ロ的上述控制信号，生成用于切换上述开关的端ロ的开关控制信号；开关切换定时检测器，其基于控制信号输出开关切换定时检测信号；频率控制信号生成器，其与上述开关切换定时检测器相连接；以及负电压生成电路，其与上述频率控制信号生成器相连接，生成并输出负电压输出信号，其中，上述频率控制信号生成器基于上述开关切换定时检测信号，输出将上述负电压生成电路内的时钟信号切换为2个以上的时钟频率的多个频率控制信号，上述负电压生成电路基于上述多个频率控制信号，在上述开关切换定时检测信号输入到上述频率控制信号生成器经过预定时间的期间内，使上述时钟信号的频率増大，上述开关响应上述开关控制信号和上述负电压输出信号，来切換上述多个高频信号端ロ间的路径。上述I/O接ロ接受来自高频开关模块的外部装置的控制电路的控制数据信号SDATA、系统时钟SCLK、接ロ电源电压VI0，来生成控制开关的控制信号CNT。解码器接受从上述I/O接ロ生成的控制信号CNT，来生成用于切换开关的开关端ロ的SW控制信号SWCNT。上述开关切换定时检测器基于从上述I/O接ロ生成的控制信号CNT，检测开关的开关端ロ进行切换的定时，来生成开关切换定时检测信号t_sw。上述频率控制信号生成器接受来自上述开关切换定时检测器的开关切換定时检测信号t_sw，生成将上述负电压生成电路内的时钟信号切換为两个以上的频率的多个频率控制信号ICONT、CC0NT。上述频率控制信号ICONT、CCONT是ー比特以上的数字值，取如与来自上述开关切换定时检测器的开关切换定时检测信号t_sw相呼应地仅在某固定时间内上述负电压生成电路内的时钟生成器所生成的时钟频率増加那样的数字值。然后，在与上述开关切换定时检测信号t_sw相呼应之后经过了某固定时间之后，上述频率控制信号ICONTXCONT返回到检测到上述开关切换定时检测信号t_sw以前的数字值。即，上述负电压生成电路内的时钟生成器的时钟频率在负电压输出信号NVG_OUT恢复到上述开关切換定时以前的初始的值之后返回到检测到上述开关切换定时检测信号t_sw以前的较低的频率。上述负电压生成电路接受来自上述频率控制信号生成器的频率控制信号IC0NT、CCONT，生成负电压输出信号NVG_0UT。上述开关接受来自上述解码器的SW控制信号SWCNT、来自上述负电压生成电路的负电压输出NVG_0UT、来自开关模块外部的两个以上的RF端ロ的输入信号RXl TXN以及来自天线ANT的输入输出信号，进行开关的晶体管的导通和截止的控制，并进行上述RF端ロ与天线ANT的开关端ロ的切換。根据上述实施方式，能够在实际进行切換之前检测开关的端ロ切换定时，能够根据上述检测定时，仅在某固定时间提高负电压产生器内的时钟生成器的频率，其结果，能够抑制消耗电流的増加、芯片面积的増大，并且能够将随着开关的开关端ロ的切换产生的负电压输出NVG_0UT的电压值的上升迅速地恢复到初始的负电压值。即，能够实现实质上不増加半导体芯片面积而满足开关端ロ的切换时间的缩短以及功耗减少这两个效果的高频开关模块。即，根据上述实施方式，能够不增加电容元件的个数而仅追加数字电路来进行实 现，因此能够几乎不增加半导体芯片面积而实现上述两个效果。根据较佳的实施方式，上述频率控制信号生成器通过具备计数器，能够与上述开关切换定时检测信号t_sw相呼应地生成使上述时钟生成器的时钟频率事先上升的时间定吋，该计数器接受从上述负电压生成电路内的时钟生成器生成的时钟信号CLK_0UT，对上述时钟信号CLK_0UT的时钟数计数N个。根据其他的较佳实施方式，上述I/O接ロ接受来自高频开关模块的外部装置的控制电路的控制信号DATA、系统时钟SCLK、接ロ电源电压VI0，生成控制开关的控制信号CNT和表示上述I/O接ロ是有效状态的使能信号I0_EN。上述频率控制信号生成器的特征在于，接受来自上述I/O接ロ的使能信号I0_EN，生成将上述负电压生成电路内的时钟生成器的时钟信号切換为两个以上频率的频率控制信号ICONT、CC0NT。另外，从上述开关切换定时检测器接受上述开关切换定时检测信号t_sw，在t_sw变为高电平开始计数固定时间之后，上述频率控制信号ICONT、CCONT返回到检测到上述使能信号I0_EN以前的数字值。即，在上述实施方式中，特征在于，使时钟生成器的时钟频率上升的触发信号设为使能信号I0_EN，之后将上述时钟生成器的时钟频率返回到初始的频率的触发信号设为开关切换定时检测信号t_sw。根据其他的较佳实施方式，高频开关模块具备I/O接ロ、解码器、开关切換定时检测器、频率控制信号生成器、负电压生成电路、开关、切换模式检测器。上述切换模式检测器检测来自上述I/O接ロ的控制信号CNT的切换模式，生成切换模式检测信号PTT。上述频率控制信号生成器接受来自上述开关切换定时检测器的开关切換定时检测信号t_sw和来自上述切换模式检测器的上述切换模式检测信号PTT，生成将上述负电压生成电路内的时钟信号切換为三个以上频率的频率控制信号IC0NT、CC0NT。上述频率控制信号ICONT、CCONT是ー比特以上的数字值，取如与来自上述开关切换定时检测器的开关切换定时检测信号t_sw相呼应地仅在某固定时间内使上述负电压生成电路内的时钟生成器所生成的时钟频率増加基于上述切换模式检测信号PTT的程度那样的数字值。在与上述开关切换定时检测信号t_sw相呼应之后经过了某固定时间之后，上述频率控制信号ICONT、CCONT返回到检测到上述开关切换定时检测信号t_sw以前的数字值。即，上述负电压生成电路内的时钟生成器的时钟频率在上述负电压输出信号恢复到上述开关切换定时以前的初始的负电压输出NVG_0UT之后返回到检测到上述开关切换定时检测信号t_sw以前的较低的频率。根据上述实施方式，能够与实际进行切换的定时同步地或者在实际进行切换的定时之前检测开关的端ロ切换定时，井能够实现同时满足开关端ロ的切换时间的缩短、以及功耗的減少、半导体芯片面积的减少效果的高频开关模块。[发明的实施方式的详情]接着，进ー步详细地记述实施方式。此外，在用于说明用于实施发明的最佳的方式的所有附图中，对具有与上述图相同的功能的部件附加相同的附图标记，并省略其重复说明。
[实施例I]參照图I 图11、图32说明本发明的实施方式I的高频开关模块。《高频开关模块的结构》图I是表示本发明的实施方式I的高频开关模块I的结构的图。图I所示的高频开关模块I包括I/O接ロ⑵、解码器(3)、开关切换定时检测器
(4)、频率控制信号生成器(5)、负电压生成电路(6)、以及开关(7)。I/O接ロ⑵接受来自配置在高频开关模块⑴外部的控制电路的控制信号DATA、系统时钟SCLK、接ロ电源电压VI0，来生成控制开关的控制信号CNT。解码器(3)接受从I/O接ロ(2)生成的控制信号CNT，生成用于切换开关(7)的开关端ロ的SW控制信号SWCNT。开关切换定时检测器⑷基于从I/O接ロ⑵生成的控制信号CNT，检测开关(7)的开关端ロ进行切换的定时，生成开关切换定时检测信号t_sw。频率控制信号生成器(5)接受来自开关切换定时检测器(4)的开关切换定时检测信号t_sw，生成将负电压生成电路(6)内的时钟信号切換为两个以上频率的频率控制信号IC0NT、CC0NT。频率控制信号IC0NT、CC0NT是ー比特以上的数字值，取为与来自开关切换定时检测器(4)的开关切换定时检测信号t_sw相呼应地仅在某固定时间内负电压生成电路(6)内的时钟生成器￠1)所生成的时钟频率増加那样的数字值。在与开关切换定时检测信号t_sw相呼应之后经过了某固定时间之后，频率控制信号ICONT、CCONT返回到检测到开关切换定时检测信号t_sw以前的数字值。即，负电压生成电路(6)内的时钟生成器(61)的时钟频率返回到检测到开关切换定时检测信号t_sw以前的较低的频率。负电压生成电路(6)接受来自频率控制信号生成器(5)的频率控制信号IC0NT、CC0NT，控制负电压生成电路(6)内的时钟生成器(61)的时钟频率，生成负电压输出NVG_OUT。开关(J)接受来自解码器的SW控制信号SWCNT和来自负电压生成电路(6)的负电压输出NVG_0UT，进行开关(7)的晶体管的导通和截止的控制，并进行RF端ロ与天线ANT的开关端ロ间的通信路径的切換。即，开关(7)进行对与外部装置连接的RF信号的至少ー个TX端ロ(TXl TXN)、至少ー个RX端ロ(RXl RXN)以及天线ANT间的输入输出信号的通信路径进行切换的控制。接着，使用各部分块的详细说明和图10所示的时序图说明高频开关模块(I)的详细的动作原理。《开关切换定时检测器》图2是表示在图I所示的本发明实施方式I的高频开关模块(I)中用于基于来自I/O接ロ⑵的控制信号CNT〈3:0>检测开关切换定时的开关切换定时检测电路(4)的结构的图。此外，控制信号CNT〈3:0>表示控制信号〈0> 控制信号〈3>的四比特的数字信号。例如，记为 “0110” 的情况表示 CNT〈0> = 0、CNT〈1> = 1、CNT〈2> = 1、CNT〈3> = 0 的状态。图2的实施方式I的控制信号CNT〈3:0>为四比特的数字信号，但是该比特数根据开关的端口数、控制逻辑而改变，并不特别限定于四比持。
图2所示的开关切换定时检测器⑷包括作为与控制信号CNT的比特数相同数的四个下降沿DFF(DFF =Delay Flip Flop (延迟触发器))(41) (43)、同样地作为相同数的四个2输入异或电路EXOR(44) (46)、以及ー个4输入逻辑和(“或”)电路OR(47)。此外，图中省略了与所省略的控制信号相应的下降沿DFF、2对输入异或电路EX0R。在四个下降沿DFF(41) (43)的输入端子中，对DFF(41)输入控制信号CNT〈0>，对DFF(42)输入控制信号0阶〈1>，对0 (43)输入控制信号0阶〈3>，另外，对0 (41) (43)的时钟输入端子输入来自配置在高频开关模块(I)外部的控制电路的系统时钟SCLK。在四个2输入异或电路EX0R(44) (46)中，对EX0R(44)输入CNT〈0>和DFF(41)的输出信号，对EXOR(45)输入CNT〈1>和DFF(42)的输出信号，对EXOR(46)输入CNT〈3>和DFF(43)的输出信号。对ー个4输入逻辑和电路OR(47)输入EX0R(44) (46)的输出信号。图3示出了图2所示的开关切换定时检测器(4)内部的时序图。首先，在高频开关模块I的控制信号CNT〈3:0>的值在t = tl_l的定时与SCLK的上升沿同步地从“0110”切换为“0010”的情况下，对开关切换定时检测器⑷内的EX0R(45)输入作为CNT〈1>的高电平信号和作为保存在DFF(42)中的SCLK的前ー时钟的值的低电平信号，因此EX0R(45)的输出值仅在下ー个SCLK的下降之前的期间从低电平变为高电平。与此同吋，4输入逻辑和(“或”)0R(47)的输出值也同样地仅在下ー个SCLK的下降之前的期间从低电平变为高电平。也就是说，从上述内容可知，开关切换定时检测器(4)能够仅在控制信号CNT的数字值进行切換起SCLK的半周期的期间输出从低电平变为高电平的定时检测信号t_sw。此外，将DFF(41) (43)当作下降沿触发器是因为I/O接ロ(2)在切换了开关的控制信号CNT之后，为了抑制功耗，有时要阻断SCLK和SDATA (仍旧为低电平)。在上述情况下，是因为在使用了作为上升沿触发器的DFF吋，由于没有SCLK到达，因此无法将更新后的CNT〈1>的值保存到DFF (42)中，检测信号t_sw有可能保持高电平不变。《频率控制信号生成器》图4是表示用于在图I所示的本发明的实施方式I的高频开关模块I中接受开关切换定时检测信号t_sw并生成将负电压生成电路(6)内的时钟信号切換为两个以上频率的频率控制信号ICONT、CCONT的频率控制信号生成电路(5)的结构的图。图4所示的频率控制信号生成器(5)包括DFF (51)、两个2输入选择器(53)、(54)以及N计数器(52)。对DFF (51)的输入端子D输入电源电压VDD，对CLK输入端子输入开关切换定时检测信号t_sw,对复位端子R输入N计数器的输出，对2输入选择器(53)的输入端子D分别输入形成任意比特数的数字值的偏置电流调整值ICONTO、ICONTl，对另ー个2输入选择器(54)的输入端子分别输入形成任意比特数的数字值的负载电容调整值CC0NT0、CC0NT1，另外，上述两个2输入选择器具有与上述两个输入端子相连接的用于选择输出哪个数字值的选择端子，输入来自DFF(51)的输出端子Q的输出、即sel_cnt，对N计数器(52)的输入端子输入从负电压生成电路(6)内的(图6所示的)时钟生成器(61)生成的时钟信号CLK_0UT、以及对复位端子输入从DFF51的反转输出端子Q输出的sel_cnt的反转信号。图5示出了图4所示的频率控制信号生成器(5)内部的时序图。在t = tl_l处以来自上述开关切换定时检测器(4)的开关切换定时检测信号t_sw为触发，DFF (51)的输出sel_cnt从低电平变为高电平。接受sel_cnt从低电平向高电平的切換，从而2输入选择器(53)、(54)的输出、S卩ICONT、CCONT分别从ICONTO切换为IC0NT1、从CCONTO切换为CCONTl0另ー方面，随着sel_cnt从低电平切換为高电平，N计数器(52)的复位被解除，开始计数来自(图6所示的)时钟生成器(61)的时钟信号CLK_0UT的上升沿。在此，当将N计数器的计数值N设为64吋，在上述N计数器计数出64个信号大致垂直上升的时钟沿时、即在t = tl_2的定时，N计数器的输出信号rst从低电平变为高电平。随着该输出信 号rst从低电平变为高电平，DFF(51)的输出信号、即sel_cnt再次从高电平变为低电平，选择器(53)、(54)的输出IC0NT、CC0NT也分别变为ICONTO、CCONTO，另外，由于对N计数器的复位端子输入sel_cnt的反转信号、即高电平，因此N计数器的内部计数值被初始化，形成为备用状态。在此，在将ICONTl和CCONTl被输入到时钟生成器(61)时的时钟频率设为5MHz吋，N计数器计算出64个时钟沿为止的时间为12ii S。也就是说，可以获知频率控制信号生成器(5)能够仅在12ii s的期间输出提高时钟生成器￠1)的频率的控制信号IC0NT、CCONT。《负电压生成电路》图6是表示在图I所示的本发明的实施方式I的高频开关模块I中生成负电压输出NVG_0UT的负电压生成电路(6)的结构的图。图6所不的负电压生成电路(6)包括时钟生成器(61)和电荷泵电路(62)。在时钟生成器(61)的输入端连接来自频率控制信号生成电路(5)的IC0NT、CC0NT，生成基于上述IC0NT、CC0NT的数字值的频率的时钟信号CLK_0UT，对电荷泵电路(62)的输入端输入时钟生成器(61)的时钟信号。另外，时钟生成器(61)的时钟信号CLK_0UT也被输入到频率控制信号生成电路(5)。图7是示意性地表示时钟生成器(61)的输出的时钟信号CLK_0UT和作为电荷泵电路(62)的输出的负电压输出NVG_0UT的收敛过程的图。在t = t0处负电压生成电路(6)开始进行动作时，在差动时钟信号CLK_0P、CLK_0M被输入后不久的情况下，没有对图9所示的充电电容Cc6207充电足够的电荷，因此NVG_0UT不会立即产生-VDD的负电压值，但是如上所述那样在每次重复CLK_0P和CLK_0M的高电平和低电平的循环时都对充电电容Ce提供负电荷，最终在充电电容Ce中蓄积足够的负电荷，稳定在-VDD的值、例如-2. 5V。为了缩短该收敛时间tl_A,在本发明中，仅在切换闻频开关ホ旲块的开关端ロ的定时提闻频率。即，在图7的t = tl_l的定时检测到切换开关端ロ的控制信号CNT，仅在检测到该检测信号t_sw的定时起某固定时间(=tl_B)内使时钟信号CLK_0UT的频率増大，在从tl_l起经过tl_B后的t = tl_2的定时将CLK_OUT再次返回到初始的频率。图8是表不负电压生成电路(6)内的时钟生成器(61)的结构的图。时钟生成器
(61)分别由三个逆变器6121 6123、三个可变偏置电流源6111 6113、可变电容6131 6133构成。三个可变偏置电流源6111 6113的控制端子连接频率控制信号IC0NT〈3:0>，三个可变电容6131 6133连接频率控制信号CC0NT〈3:0>，在逆变器6121的输入端子上连接逆变器6123的输出端子，在电源端子上连接可变偏置电流源6111，在输出端子上连接可变电容6131，在逆变器6122的输入端子上连接逆变器6121的输出端子，在电源端子上连接可变偏置电流源6112，在输出端子上连接可变电容6132，在逆变器6123的输入端子上连接逆变器6122的输出端子，在电源端子上连接可变偏置电流源6113，在输出端子上连接可变电容6133，由此能够实现能够由可变电流源6111 6113、可变电容6131 6133控制振汤频率的振汤器。在此，实施方式I中的时钟生成器(61)设为形成如下结构在ICONT为ICONTl > IC0NT0、且 CCONT 为 CCONTl > CCONTO 时，时钟频率增加。图9是表示负电压生成电路(6)内的电荷泵电路(62)的结构的图。电荷泵电路
(62)包括时钟缓冲器621和电荷泵磁芯620。时钟缓冲器621接受来自时钟生成器￠1)的时钟信号CLK_0UT，生成用于驱动电荷泵磁芯620的差动时钟信号CLK_0P和CLK_0M。电荷泵磁芯620包括两个传递电容Ct6201、Ct6202、以及分别由作为两个NMOS (N型金属氧化膜半导体场效应晶体管 negative channel Metal Oxide Semiconductor)的 MN6205、MN6206及作为两个PMOS (P型金属氧化膜半导体场效应晶体管、positive channel Metal OxideSemiconductor)的MP6203和MP6204构成的时钟耦合电路充电电容Cc6207。电荷泵磁芯620内的两个传递电容Ct6201、Ct6202的输入端子各自连接差动时钟信号CLK_0P、CLK_0M。交叉耦合电路的输入端子上连接传递电容Ct6201、Ct6202。充电电容Cc6207上连接交叉耦合电路的MN6206和MN6205。电荷泵磁芯620在差动时钟信号CLK_0P为高电平、CLK_0M为低电平时，交叉耦合电路的MP6203和MN6205变为截止、MP6204和MN6206变为导通。此时，传递电容Ct6201的输出端子连接在GND侧，由此在传递电容Ct6201的电容间施加CLK_OP为高电平的VDD，对传递电容Ct6201充电Ct/VDD的电荷。接着，在差动时钟信号CLK_OP为低电平、CLK_0M为高电平时，交叉耦合电路的MP6204和MN6206变为截止、MP6203和MN6205变为导通。此时，传递电容Ct6201的输出端子连接在充电电容Ce侧，由此传递电容Ct6201的电容的输入端子的电压变为CLK_0P的电位、S卩GND，但是之前在CLK_0P为高电平时充电了 Ct/VDD的电荷，因此充电电容Cc6207的输入端子的电压产生-VDD这样的负电压。如图7所示，在t = t0处负电压生成电路(6)开始进行动作时，在差动时钟信号CLK_0P、CLK_0M被输入后不久的情况下，没有对充电电容Cc6207充上足够的电荷，因此NVG_0UT不会立即产生-VDD的负电压值。然而，如上所述那样在每次重复CLK_0P和CLK_OM的高电平和低电平的循环时都对充电电容Cc6207提供负电荷，最终在充电电容Cc6207中蓄积足够的负电荷，稳定在-VDD的值。为了缩短该收敛时间，需要增大传递电容Ct的值或者増加时钟频率。但是，増大传递电容Ct的值导致面积的増大，这样并不理想。另一方面，时钟频率的增大使时钟生成器的功耗増大。在本实施方式中，通过仅在切换高频开关模块的开关端ロ的定时提高频率，能够将功耗的増大抑制到最小限度，并能够缩短负电压值的收敛时间。
在本实施方式I中，由开关切换定时检测器⑷检测在图10的t = tl_l的定时切换开关端ロ的控制信号CNT〈3:0>，仅在从检测到该检测信号t_sw的定时起某固定时间
(=tl_B、t2_B.......)使时钟生成器(61)的时钟频率CLK_0UT増大。该固定时间(=
tl_B、t2_B.......)被设定为比在负电压生成电路(6)中蓄积负电荷并稳定为-VDD的值
为止的所需时间(=tl_A、t2_A、......)长的时间。例如仅在从t = tl_l、t = tl_2起
各自10 ii s左右，使时钟频率CLK_0UT增大为例如2倍的值。由此，不使半导体电路面积增大，就能够抑制功耗的增大并缩短负电压值的收敛时间。《开关》图11是表示在图I所示的本发明的实施方式I的高频开关模块I中进行开关端ロ的切換的开关(7)的结构的图。 图11的开关(7)包括电平位移器(71)和开关核心(70)。电平位移器(71)包括与上述解码器(3)的SW控制信号的条数N相同数量的电平位移器単元710至71N。电平位移器(71)内的电平位移器単元710至71N的输入分别连接解码器(3)的SW控制信号SWCNT〈0> SWCNT〈N>，在电源系统端子上连接电源电压VDD、GND以及负电压输出NVG_0UT。该电平位移器(71)是用于将SW控制信号SWCNT〈N:0>变换为适于控制开关核心(70)的电压电平、即电源电压VDD和负电压NVG_0UT的电路。开关核心(70)的输入端连接来自电平位移器(71)的栅极控制信号GCNT〈0> GCNT〈N>、NGCNT〈0> NGCNT〈N>、与高频开关模块⑴外部连接的RF信号用的RF端ロ(TXl RXN)、以及天线ANTl ANTN。开关(7)具有如下作用从上述电平位移器(71)通过栅极控制信号GCNT〈0> GCNT〈N>、NGCNT〈0> NGCNT<N>接受来自开关模块外部的N个RF端ロ的输入输出信号RXl TXN以及来自天线ANTl ANTN的输入输出信号，进行开关核心(7)内的晶体管的导通和截止的控制，来进行上述RF端ロ与天线ANT的开关端ロ的切换。此外，作为开关(7)，能够采用图32中作为现有例示出的开关。在图32的电路结构中，为了简单化，而将SW控制信号的条数N设为N = I。因此，开关核心(70)也为SPST开关，但是本发明并不限定于N = I的情況。此外，关于图32的开关(7)的详细动作，由于与作为现有例进行的说明相同，因此在本实施方式I中省略再次说明。《高频开关模块I的内部动作》图10是为了说明上述的本发明的实施方式I的高频开关模块I的内部动作而示出内部各部分的波形的图。图10的最上面的波形是I/O接ロ(2)的输出控制信号CNT〈3:0>。在控制信号CNT〈3:0>在t = tl_l处从“0110”切换为“0010”的定时，第二个开关切换定时检测器的输出信号t_sw变为高电平。另ー方面，通过控制信号CNT从“0110”切换为“0010”而充电给开关核心(70)内的晶体管的栅扱-源极间电容Cgs的Cgs/VDD的正电荷流入负电压生成电路(6)内的充电电容Ce，由于抵消Ce内的负电荷，因此负电压输出NVG_0UT的负电压值上升(接近0V)。然而，在与上述NVG_0UT的负电压值上升大致同时的定吋，频率控制信号IC0NT〈3:0>、CC0NT〈3:0> 输出 IC0NT1〈3:0>、CC0NT1〈3:0>，负电压生成电路(6)内的时钟生成器出1)的时钟频率増大。通过上述动作，能够使负电压输出NVG_0UT的上升迅速地(tl_A)恢复到初始的负电压值。另一方面，在t_sw变为高电平的定时，频率控制信号生成器(5)内的64计数器开始计数时钟生成器￠1)的输出时钟CLK_0UT的时钟数，在计算到64计数的定时、即在图10的t = tl_2的定时再次将频率控制信号IC0NT〈3:0>、CC0NT<3:0>恢复到t = t_tl以前的值、即IC0NT0〈3:0>、CC0NT0〈3:0>。此后，在t = t2_l控制信号CNT再次切换时也重复进行同样的动作。根据以上说明的本发明的实施方式I的高频开关模块，能够与实际进行切换的定时同步地立刻检测出开关的切换定时，因此能够在与开关的开关端ロ实际进行切换大致同时的定时使时钟生成器的时钟频率増大。另外，能够将时钟频率増大的期间限制为某固定的时间。由此，能够不使充电电容Ce和传递电容Ct的电容值增大而迅速地将随着开关的开关端ロ切换产生的负电压输出NVG_0UT的电压上升恢复到初始的负电压值。其结果，能够实现同时满足开关端ロ的切换时间的缩短、功耗的減少、半导体芯片面积的减少效果的闻频开关ネ旲块。[实施例2]接着，參照图12 图16说明本发明的实施方式2的高频开关模块。
图12是表示本发明的实施方式2的高频开关模块(I)的结构的图。图12所示的高频开关模块(I)与图I的本发明的实施方式I同样地包括I/O接ロ(2)、解码器(3)、开关切换定时检测器(4)、频率控制信号生成器(5A)、负电压生成电路
(6)、开关(7)。但是，频率控制信号生成器(5A)的特征在于将开始控制频率控制信号IC0NT、CCONT的定时设为I/O接ロ(2)变为有效的定时而不是如实施方式I那样设为开关切换定时检测器(4)检测到控制信号CNT的切换的定时乙1。I/O接ロ(2)变为有效的定时必然早于控制信号CNT进行切换的定吋。这是因为在I/O接ロ(2)变为有效并交换了各种命令之后控制信号CNT被更新。因此，能够将I/O接ロ变为有效的定时信号I0_EN设为开始控制频率控制信号IC0NT、CC0NT的定时，能够在远早于控制信号CNT进行切换的定吋、即早于开关端ロ进行切換的定时预先増大时钟生成器(61)的频率。图13示出了实施方式2中的开关模块(I)的频率控制信号生成电路(5A)的电路结构。图13所示的频率控制信号生成器包括两个DFF51、50 ;两个2输入选择器53、54 ；N计数器52 ;两个2输入逻辑和电路(或门)59、511 ；以及2输入否定逻辑和(或非门)512。DFF51的输入端子D连接电源电压VDD，CLK输入端子连接从I/O接ロ(2)生成的I/O有效信号I0_EN，复位端子R连接2输入逻辑和511的输出，2输入选择器53的输入端子分别连接形成任意比特数的数字值的偏置电流调整值ICONTO、ICONTl，另ー个2输入选择器54的输入端子分别连接形成任意比特数的数字值的负载电容调整值CCONTO、CCONTl，另外，上述两个2输入选择器存在连接在上述两个输入端子上的用于选择输出哪个数字值的选择器端子，连接作为DFF51的输出的sel_cnt，N计数器52的输入端子连接从负电压生成电路
(6)内的时钟生成器￠1)生成的时钟信号CLK_0UT、以及复位端子连接2输入逻辑和电路(或门)59的输出。对DFF50的D输入端子输入电源电压VDD、对时钟端子输入开关切换定时检测信号t_sw、对复位端子输入从DFF51输出的sel_cnt的反转信号。或非门512的输入端子连接作为I/O有效信号的定时信号I0_EN和DFF50的输出。逻辑和511的输入端子连接或非门512的输出和N计数器的输出。对或门59的输入端子输入DFF51的输出信号sel_cnt的反转信号和DFF50的输出的反转信号。图14示出了图13所示的频率控制信号生成器(5A)内部的时序图。以t = tl_0时I/O接ロ(2)变为有效、IO_EN变为高电平为触发，DFF51的输出sel_cnt从低电平变为高电平。接收到sel_cnt从低电平向高电平的切換，选择器53、54的输出、S卩ICONT、CCONT分别从ICONTO切换为IC0NT1、从CCONTO切换为CC0NT1。之后，在t = tl_l的定时控制信号CNT进行切換，随着开关切换检测信号t_sw变为高电平，N计数器52的复位被解除，开始计数来自时钟生成器出1)的时钟信号的上升沿。在此，当将N计数器的计数值N设为64时，在上述N计数器计数到64个时钟沿吋、即在t = tl_2的定时，N计数器的输出信号rst从低电平变为高电平。随着该输出信号rst从低电平变为高电平，作为DFF51的输出信号的sel_cnt再次从高电平变为低电平，选择器53、54的输出ICONT、CCONT也分别变为ICONTO、CCONTO，另外，由于对N计数器和DFF50的复位端子输入sel_cnt的反转信号、即高电平，因此N计数器的内部计数值被初始化，变为备用状态。在此，如果在I/O接ロ(I)变为有效之后控制信号CNT未切换、即开关的端ロ未切換，则形成为在作为I/O有效信号的定时信号I0_EN从高电平变为低电平的定时实施DFF 51的复位的结构，更详细地说，在控制信号CNT未切換的情况下，在t_sw为低电平且I0_EN从高电平变为低电平的定时，或非门512的输出变为高电平，因此逻辑和511也变为高电平，因此DFF51进行复位，sel_cnt也变为低电平，选择器53、54的输出IC0NT、CC0NT也分别变为ICONTO、CCONTO，时钟生成器(61)的频率也恢复为t = tl_0以前的频率。 构成本实施方式2的高频开关模块(I)的频率控制信号生成器(5A)以外的结构要素是与实施方式I相同的结构和动作原理，因此在本实施方式2中省略重复的说明。《高频开关模块I的内部动作》图15是表示用于说明上述的本发明的实施方式2的高频开关模块(I)的内部动作的内部各部分的波形的图。图15的最上面和第二个波形是来自高频开关模块(I)外部的控制用信号SDTA和系统时钟SCLK。从上述SDATA和SCLK检测控制命令，在t = tl_0的定时，作为I/O有效信号的定时信号I0_EN变为高电平。在t = tl_0的定时频率控制信号IC0NT〈3:0>、CC0NT〈3:0>输出IC0NT1〈3:0>、CC0NT1〈3:0>，负电压生成电路(6)内的时钟生成器(61)的时钟频率增大。之后，在作为I/O接ロ⑵的输出控制信号CNT的控制信号CNT在t = tl_l从“0110”切换为“0010”的定时，开关切换定时检测器的输出信号t_sw变为高电平。另ー方面，通过控制信号CNT从“0110”切换为“0010”而开关核心(70)内的开关端ロ进行切換，因此充电给晶体管的栅极-源极间电容Cgs的Cgs/VDD的正电荷流入负电压生成电路(6)内的充电电容Ce，由于抵消Ce内的负电荷，因此负电压输出NVG_0UT的负电压值上升(接近0V)。然而，在如上所述那样NVG_0UT的负电压值上升以前，时钟生成器￠1)的时钟频率増大，因此
能够使负电压输出NVG_0UT的上升比实施方式I更迅速地(tl_A、t2_A.......)恢复到初
始的负电压值。另ー方面，在t_sw变为高电平的定时，频率控制信号生成器(5A)内的64计数器开始计数时钟生成器(61)的输出时钟CLK_0UT的时钟数，在计算到64计数的定时、即在图15的t = tl_2的定时再次将频率控制信号IC0NT〈3:0>、CC0NT〈3:0>恢复到t = t_t0以前的值、即IC0NT0〈3:0>、CC0NT0〈3:0>。此后，在t = t2_l控制信号CNT再次切换时也重复进行同样的动作。根据以上说明的本发明的实施方式2的高频开关模块(I)，能够远早于开关的切换定时使时钟生成器出1)的时钟频率増大，且能够将时钟频率増大的期间限制为某固定的时间。由此，能够不使充电电容Ce和传递电容Ct的电容值增大而迅速地将随着开关(7)的开关端ロ切换产生的负电压输出NVG_OUT的电压上升恢复到初始的负电压值。其結果，能够实现同时满足与实施方式I相比进ー步缩短开关端ロ的切换时间、減少功耗、減少半导体芯片面积的效果的高频开关模块。接着，參照图16 图22说明本发明的实施方式3的高频开关模块。图16是表示本发明的实施方式3的高频开关模块(I)的结构的图。图16所示的高频开关模块(I)包括I/O接ロ(2)、解码器(3)、开关切换定时检测器(4)、频率控制信号生成器(5B)、负电压生成电路￠)、开关(7)、切换模式检测器(8)。切换模式检测器(8)接收来自I/O接ロ(2)的切換信号CNT，检测切换模式信号PTT,生成模式检测信号PTT。本实施方式3的高频模块的特征在于，通过具备切换模式检测器(8)，与从当前选 择的开关端ロ切换为下一个开关端ロ时的切换开关端口数相应地切换时钟生成器的时钟频率的増大程度。如背景技术中已说明的那样，当前的便携式终端发展多频带、多模式化，高频开关模块(I)的端口数也一味地増加。因此，开关端ロ的切换模式也存在各种模式，根据其组合的不同，开关(7)内的接通和断开的晶体管的个数不同，因此取决于切换模式的负电压输出NVG_0UT的上升值也发生变化。例如，图17的开关(7)为两个SPST开关，具有两个天线。电平位移器(71)由NMOS晶体管丽711、丽712构成。两个天线中的ANTl是800MHz频带的天线，ANT2设为1900MHz频带的天线。在此，在1900MHz频带的ANT2侧的构成开关SW2的晶体管匪703从导通变为截止、匪702从截止变为导通的定时且关于800MHz频带的ANTl侧的开关SWl没有开关端ロ切换的情况下，NVG_0UT中充电给丽703的栅极-源极间电容Cgs的正电荷通过丽7123流入负电压生成电路(6)的充电电容Ce，由此负电压输出NVG_0UT的负电压值上升。接着，如图17、图18所示，针对1900MHz频带的ANT2侧的晶体管匪703从导通变为截止、丽702从截止变为导通且800MHz频带的ANTl侧的晶体管丽700也从导通变为截止、MN701从截止变为导通的情况进行说明。也就是说，在将1900MHz频带的通信断开、将800MHz频带的通信开启的定时，不仅充电给匪703的栅极-源极间电容Cgs的正电荷通过丽7123流入负电压生成电路(6)的充电电容Ce，充电给丽700的栅扱-源极间电容Cgs的正电荷通过丽714也在相同的定时流入充电电容Ce。其結果，NVG_0UT的负电压值的上升值与仅切換1900MHz频带的开关端ロ的情况相比大约变为2倍，因此负电压值恢复为初始的负电压值为止的时间(切换时间t_A)也増大。针对如上所述的现象，在实施方式3的高频开关模块(I)中，由于具有切換模式检测器(8)，因此能够预先预知上升的负电压值，使负电压值迅速地恢复。图19示出了切换模式检测器(8)的流程图的一例。例如，在当前选择了开关端ロ为ANTl侧、即800MHz频带的状况下，如果下ー个切换再次是800MHz频带内部的切換，则模式检测信号PTT设为低电平。另外，在当前选择了开关端ロ为ANT2侧、即1900MHz频带的状况下，如果下ー个切换再次是1900MHz频带内部的切換，则模式检测信号PTT设为低电平。最后，在发生下ー个切换为从800MHz频带向1900MHz频带、或者从1900MHz频带向800MHz频带这样的频带(Band)间的切換的情况下，模式检测信号PTT变为高电平。在如上所述那样切换模式检测信号PTT变为高电平的情况下，通过与检测出PTT为低电平的情况相比进ー步提高时钟生成器￠1)的时钟频率的増大程度，能够加快随着开关端ロ切换而产生的负电压输出NVG_OUT的负电压值的恢复。另外，从不同的观点出发，在没有发生Band间的开关端ロ切換的情况下，不需要过度地提高时钟生成器(61)的时钟频率増大程度，因此能够进一歩抑制随着频率增大而引起的功耗的增加。另外，在本实施方式3中，仅说明了 Band间的切換，但是本实施方式3的基本构思并不仅仅限定于上述内容，例如关于同时发送和接收多个RF信号的分集方式、MIMO (Multiple Input Multiple Output :多入多出)等方式，也能够缩短开关的切换时间、以及进一步减少功耗。图20示出了实施方式3中的开关模块(I)的频率控制信号生成电路(5B)的电路结构。图20所示的频率控制信号生成器包括DFF51、六个2输入选择器53 58以及N计数器52。DFF51的输入端子D上连接电源电压VDD，CLK输入端子上连接开关切换定时检测信号t_sw，复位端子R上连接N计数器的输出，第一个4输入选择器53的输入端子上分別连接形成任意比特数的数字值的偏置电流调整值ICONTO、ICONTl，第二个2输入选择器54 的输入端子上分别连接形成任意比特数的数字值的负载电容调整值CC0NT0、CCONTl，第三个2输入选择器55的输入端子连接偏置电流调整值ICONTO、IC0NT2，第四个2输入选择器56的输入端子连接负载电容调整值CCONTO、CC0NT2，另外，上述2输入选择器53 56存在连接在上述两个输入端子上的用于输出任ー个数字值的选择器端子，连接作为DFF51的输出的sel_cnt,另外,2输入选择器57的输入端子上连接上述第一个选择器53的输出和上述第三个选择器55的输出端子，最后的2输入选择器58的输入端子上连接上述第二选择器54的输出和上述第四个选择器56的输出，另外,上述2输入选择器57、58存在连接在上述两个输入端子上的用于输出任ー个数字值的选择器端子，连接切换模式检测信号PTT。图21示出了图20所示的频率控制信号生成器(5B)内部的时序图。在t = tl_l、t = t2_l以来自上述开关切换定时检测器的检测信号t_sw为触发，DFF51的输出sel_cnt从低电平变为高电平。接收到sel_cnt从低电平向高电平的切換，选择器53 56的输出信号分别从ICONTO切换为IC0NT1、从CCONTO切换为CC0NT1、从ICONTO切换为IC0NT2、从CCONTO切换为CC0NT2。另ー方面，在t = tl_l、t = t2_l的定时，切换模式检测电路(8)检测到开关⑵的频带从1900MHz向800MHz的切換，并将检测信号PTT设为高电平。由此，选择器57、58的输出信号分别输出IC0NT2、CC0NT2。另ー方面，随着sel_cnt从低电平向高电平的切換，N计数器52的复位被解除，开始计数来自时钟生成器￠1)的时钟信号的上升沿。在此，当将N计数器的计数值N设为64时，在上述N计数器计数到64个时钟沿吋、即在t = tl_2、t = t2_2的定时，N计数器的输出信号rst从低电平变为高电平。随着该输出信号rst从低电平变为高电平，作为DFF51的输出信号的sel_cnt再次从高电平变为低电平，选择器53、55的输出变为IC0NT0，选择器54、56的输出变为CC0NT0，其结果，选择器57、58的输出IC0NT、CC0NT也分别变为IC0NT0、CC0NT0，另外，对N计数器的复位端子输入sel_cnt的反转信号、即高电平，因此N计数器的内部计数值被初始化而变为备用状态。在此，在将ICONTl和CCONTl被输入到时钟生成器(61)时的时钟频率设为5MHz吋，N计数器计数到64个时钟沿为止的时间为12y S。也就是说，可以获知频率控制信号生成器(5B)能够仅在12ii s的期间输出提高时钟生成器￠1)的频率的控制信号ICONTl或IC0NT2、CCONTl 或 CC0NT2。
此外，与频率控制信号ICONT和CCONT对应的振荡频率的大小分别设为IC0NT2 >ICONTl > ICONTO、CC0NT2 > CCONTl > CCONTO。构成本实施方式3的高频开关模块(I)的频率控制信号生成器(5B)、切換模式检测器(8)以外的结构要素是与实施方式I和实施方式2相同的结构和动作原理，因此在本实施方式3中省略重复说明。《高频开关模块I的内部动作》图22是表示用于说明上述的本发明的实施方式3的高频开关模块I的内部动作的内部各部分的波形的图。图22的最上面的波形是I/O接ロ⑵的输出控制信号CNT。在控制信号CNT在t=t2_l处从“0010”切换为“1000”的定时，第二个开关切换定时检测器的输出信号t_sw变为高电平。另外，在相同的定时，切換模式检测电路(8)检测到开关(7)的频带从1900MHz向800MHz的切換，并将检测信号PTT设为高电平。另ー方面，由于控制信号CNT从“0010” 切换为“1000”而开关核心(70)内的开关端ロ进行切換，因此充电给晶体管的栅扱-源极间电容Cgs的Cgs/VDD的正电荷流入到负电压生成电路(6)内的充电电容Ce，由于抵消Ce内的负电荷，因此负电压输出NVG_0UT的负电压值上升(接近0V)。并且，由于同时产生频带间的切换(从1900MHz向800MHz)，因此与同一 Band内的开关端ロ的切换相比，负电压值的上升量增加。然而，在与NVG_0UT的负电压值上升大致相同的定时，频率控制信号IC0NT〈3:0>、CC0NT〈3:0> 输出 IC0NT2〈3:0>、CC0NT2〈3:0>，负电压生成电路(6)内的时钟生成器￠1)的时钟频率増大。在这种情况下，与频带间切换时相比时钟频率进ー步増大。即，在Band间切换时时钟生成器(61)的输出时钟的NVG_频率将要从低电平变为高电平时，在此从低电平变为非常高。在该例中，时钟频率变为8MHz，因此N计数器数出64个计数的从t=t2_l到t = t2_2为止的定时变为8us。通过上述动作，开关端ロ在Band间切换时也能够使负电压输出NVG_0UT的上升迅速地恢复到初始的负电压值。另ー方面，在t_sw变为高电平的定时，频率控制信号生成器(5B)内的64计数器开始计数时钟生成器￠1)的输出时钟NVG_0UT的时钟数，在计数到64计数的定时、即图22的t = tl_2的定时再次将频率控制信号 IC0NT〈3:0>、CC0NT〈3:0> 返回到 t = t2_l 以前的值、即 IC0NT0〈3:0>、CC0NT0〈3:0>。另外，时钟生成器(61)的输出时钟NVG__率也返回到低电平。根据以上所说明的本发明的实施方式3的高频开关模块(I)，通过检测开关(7)的切换模式，在与负电压输出NVG_0UT的负电压值的上升相应地切换模式检测信号PTT变为高电平的情况下，使时钟生成电路出)的时钟频率的増大程度与检测出PTT为低电平的情况下相比进ー步提高，由此能够加快随着开关端ロ切换而产生的负电压输出NVG_0UT的负电压值的恢复。另外，从不同的观点出发，在没有发生Band间的开关端ロ切換的情况下，不需要过度地提高时钟生成电路出)的时钟频率増大程度，因此能够进ー步抑制随着频率增大而引起的功耗的增加。另外，仅说明了 Band间的切換，但是本实施方式3的基本构思并不仅仅限定于上述内容，例如关于同时发送和接收多个RF信号的分集方式、MMO (MultipleInput Multiple Output :多入多出)等方式，也能够缩短开关的切换时间、以及进ー步减少功耗。[实施例4]接着，參照图23 图25说明本发明的实施方式4的高频开关模块。
图23是表示本发明的实施方式4的高频开关模块(I)的结构的图。高频开关模块⑴与实施方式3同样地包括I/O接ロ(2)、解码器(3)、开关切換定时检测器(4)、频率控制信号生成器(5C)、负电压生成电路￠)、开关(7)、以及切换模式检测器⑶。在本发明的实施方式中，频率控制信号生成器(5C)与实施方式2同样地，其特征在于将开始控制频率控制信号ICONT、CCONT的定时设为I/O接ロ(2)变为有效的定时而不是如实施方式I那样设为开关切換定时检测器检测到控制信号CNT的切換的定时t_sw。即，具有实施方式2的高频开关模块(I)和实施方式3的高频开关模块双方的特征。图24示出了实施方式4中的高频开关模块(I)的频率控制信号生成器(5C)的电路结构。包括两个DFF51、50、六个2输入选择器53 58、以及N计数器52。还包括N计数器52、两个2输入或门59、511、以及2输入或非门512。DFF51的输入端子D上连接电源电压VDD，CLK输入端子上连接从I/O接ロ(I)生成的I/O有效信号I0_EN，复位端子R连接2输入逻辑和511的输出，第一个4输入选择器53的输入端子分别连接形成任意比特数的数 字值的偏置电流调整值ICONTO、ICONTl，第二个2输入选择器54的输入端子分别连接形成任意比特数的数字值的负载电容调整值CCONTO、CCONTI，第三个2输入选择器55的输入端子连接偏置电流调整值IC0NT0、IC0NT2，第四个2输入选择器56的输入端子连接负载电容调整值CCONTO、CC0NT2，另外，上述2输入选择器53 56具有连接在上述两个输入端子上的用于输出任ー个数字值的选择器端子，连接作为DFF51的输出的sel_cnt，另外，2输入选择器57的输入端子连接上述第一个选择器53的输出和上述第三个选择器56的输出端子，最后的2输入选择器58的输入端子连接上述第二个选择器54的输出和上述第四个选择器56的输出，另外,上述2输入选择器57、58具有连接在上述两个输入端子上的用于输出任一个数字值的选择器端子，连接切换模式检测信号PTT，N计数器52的输入端子连接从负电压生成电路出)内的时钟生成器￠1)生成的时钟信号CLK_0UT以及复位端子连接2输入逻辑和电路(或门)59的输出。对DFF50的D输入端子输入电源电压VDD，对时钟端子输入开关切换定时检测信号t_sw,对复位端子输入从DFF51输出的sel_cnt的反转信号。或非门512的输入端子连接了 I/O有效信号I0_EN和DFF50的输出。逻辑和511的输入端子连接了或非门512的输出和N计数器的输出。对或门59的输入端子输入了 DFF51的输出信号sel_cnt的反转信号和DFF50的输出的反转信号。图25示出了图24所示的频率控制信号生成器(5C)内部的时序图。在t = t2_0处，I/O接ロ变为有效，以I0_EN变为高电平为触发，DFF51的输出sel_cnt从低电平变为高电平。接收到sel_cnt从低电平向高电平的切換，选择器53 56的输出信号分别从ICONTO、CC0NT0切换为IC0NT1CC0NT1。另ー方面，在t = t2_l的定时，切换模式检测电路
(8)检测到开关(7)的频带从1900MHz切换为800MHz，将检测信号PTT设为高电平。由此，选择器57、58的输出信号ICONT、CCONT分别输出IC0NT2、CC0NT2。另外，在相同的定时t=t2_l处，控制信号CNT进行切換，随着开关切换检测信号t_sw变为高电平，N计数器52的复位被解除，开始计数来自时钟生成器出1)的时钟信号的上升沿。在此，当将N计数器的计数值N设为64时，在上述N计数器计数到了 64个时钟沿时、即在t = t2_2的定时，N计数器的输出信号rst从低电平变为高电平。随着该输出信号rst从低电平变为高电平，作为DFF51的输出信号的sel_cnt再次从高电平变为低电平，选择器57、58的输出IC0NT、CCONT也分别变为ICONTO、CCONTO，另外，由于对N计数器和DFF50的复位端子输入sel_cnt的反转信号、即高电平，因此N计数器的内部计数器被初始化，形成为备用状态。在此，形成为如下结构如果在I/O接ロ变为有效之后控制信号CNT未切換、即开关的端ロ未切换，则在I/O有效信号I0_EN从高电平变为低电平的定时进行DFF51的复位。更详细地说，在控制信号CNT未进行切換的情况下，在t_sw为低电平、I0_EN从高电平变为低电平的定时，或非门512的输出变为高电平，因此逻辑和511也变为高电平，因此DFF511进行复位，sel_cnt也变为低电平，选择器53、54的输出ICONT、CCONT也分别变为ICONTO、CCONTO,时钟生成器(61)的频率也返回到t = t2_0以前的频率。构成本实施方式4的高频开关模块(I)的频率控制信号生成器(5C)以外的结构要素是与实施方式I、实施方式2以及实施方式3相同的结构和动作原理，因此在本实施方式4中省略重复的说明。另外，高频开关模块(I)的时序图也是实施方式2与实施方式3的组合，因此省略说明。根据以上说明的本发明的实施方式4的高频开关模块(I)，能够远早于开关的切换定时使时钟生成器￠1)的时钟频率増大，且能够通过检测开关(7)的切换模式来应对负 电压输出NVG_0UT的负电压值的上升。由此，能够在切换模式检测信号PTT变为高电平的情况下，使时钟生成电路(6)的时钟频率的増大程度与检测出PTT为低电平的情况相比进ー步提高，由此能够加快随着开关端ロ切換所引起的负电压输出NVG_0UT的负电压值的恢复。另外，从不同的观点出发，在没有发生Band间的开关端ロ切換的情况下，不需要过度地提高时钟生成电路出)的时钟频率増大程度，因此能够进ー步抑制随着频率增大而引起的功耗的增加。另外，仅说明了 Band间的切換，但是本实施方式3的基本构思并不仅仅限定于上述内容，例如关于同时发送和接收多个RF信号的分集方式、MIMO(Multiple InputMultiple Output :多入多出)等方式,也能够缩短开关的切换时间、以及进ー步减少功耗。[实施例5]接着，说明本发明的实施方式5的高频开关模块。图26是表示本发明的实施方式5的高频开关模块(I)的结构的图。图26所示的高频开关模块(I)是图I的本发明的实施方式I的变形例，与实施方式I同样地包括I/O接ロ(2)、解码器(3)、开关切换定时检测器(4)、频率控制信号生成器(OT)、负电压生成电路(6)、以及开关(7)。频率控制信号生成器(5D)接受来自开关切换定时检测器⑷的检测信号t_sw、来自负电压生成电路(6)的负电压输出NVG_0UT以及基准电压VREF，生成控制负电压生成电路(6)内的时钟生成器(61)的时钟频率的频率控制信号IC0NT、CC0NT。频率控制信号生成器(5D)将与实施方式I同样地开始控制频率控制信号IC0NT、CCONT定时与实施方式I同样地设为开关切換定时检测器检测到控制信号CNT的切换的定时t_sw，但是结束控制的定时设为负电压输出NVG_0UT的负电压输出值恢复到某固定的电压VREF的定时。也就是说，负电压值恢复为规定的值就迅速地使时钟生成器￠1)的时钟频率恢复为増大前的频率，因此能够使功耗的増大最小。构成本实施方式5的高频开关模块(I)的频率控制信号生成器(5D)以外的结构要素是与实施方式I相同的结构和动作原理，因此在本实施方式5中省略重复的说明。《高频开关模块I的内部动作》
图27是表示用于说明參照上述图26所说明的本发明的实施方式5的高频开关模块(I)的内部动作的内部各部分的波形的图。图27的最上面的波形是I/O接ロ(2)的输出控制信号CNT。在控制信号CNT在t = tl_l处从“0110”切换为“0010”的定时，第二个开关切换定时检测器的输出信号t_sw变为高电平。另ー方面，由于控制信号CNT从“0110”切换为“0010”而开关核心(70)内的开关端ロ进行切換，因此充电给晶体管的栅扱-源极间电容Cgs的Cgs/VDD的正电荷流入负电压生成电路(6)内的充电电容Ce，由于抵消Ce内的负电荷，因此负电压输出NVG_0UT的负电压值上升(接近0V)。然而，在与上述NVG_0UT的负电压值上升大致同时的定时，频率控制信号IC0NT〈3:0>、CC0NT〈3:0>输出IC0NT1〈3:0>、CC0NT1〈3:0>，负电压生成电路(6)内的时钟生成器(61)的时钟频率増大。通过上述动作，能够使负电压输出NVG_0UT的上升迅速地恢复到初始的负电压值。另ー方面，在对充电电容Ce充电足够的负电荷后负电压值再次恢复到某基准电压VREF的定时tl_2 (例如从tl_l起s后=切换时间tl_A)，再次将频率控制信号IC0NT〈3:0>、CC0NT〈3:0>恢复到t = t_tl以前的值、即IC0NT0〈3:0>、CC0NT0〈3:0>。此后，在t = t2_l，控制信号CNT再次切换时也重复进行同样的动作。
如上所述可知，实现了以下期望的动作开始控制频率控制信号ICONT、CCONT的定时与实施方式I同样地设为开关切換定时检测器检测到控制信号CNT的切換的定时t_sw，结束控制的定时设为负电压输出NVG_0UT的负电压输出值恢复到了某固定的电压VREF的定时。根据以上所说明的本发明的实施方式5的高频开关模块(I)，由于负电压值恢复到规定的值就迅速地使时钟生成器出1)的时钟频率返回到増大前的频率，因此能够实现使功耗的増大最小且同时满足半导体芯片面积的减少效果的高频开关模块。[实施例6]接着，说明本发明的实施方式6的高频开关模块。图28是表示本发明的实施方式6的高频开关模块(I)的结构的图。图28所示的高频开关模块(I)是图I的本发明的实施方式I的变形例，与实施方式I同样地包括I/O接ロ(2)、解码器(3)、开关切换定时检测器(4)、频率控制信号生成器(5E)、负电压生成电路(6)、开关(7)、以及N分频器(9)。图28的N分频器(9)接受来自高频开关模块(I)外部的系统时钟SCLK，生成对SCLK的时钟频率进行N分频得到的分频信号SCLK/N，将该分频信号SCLK/N传送到频率控制信号生成器(5E)。上述系统时钟SCLK的特征为由于通常是从便携式终端基板上的晶体振荡器生成的，因此其频率精确度非常高，从而其分频信号SCLK/N也具有非常高的频率精确度。在频率控制信号生成器(5E)中，通过将上述实施方式I中已记述的N计数器(52)计数N个时钟数的时钟信号从实施方式I的负电压生成电路(6)内的时钟生成器(61)的时钟信号CLK_0UT替换为上述分频信号SCLK/N，时钟生成器(61)能够以非常高的精确度规定使频率増大的期间。《高频开关模块I的内部动作》图29的最上面的波形是I/O接ロ⑵的输出控制信号CNT。在控制信号CNT在t=tl_l处从“0110”切换为“0010”的定时，第二个开关切换定时检测器的输出信号t_sw变为高。另ー方面，通过控制信号CNT从“0110”切换为“0010”而开关核心(70)内的开关端ロ进行切換，因此充电给晶体管的栅扱-源极间电容Cgs的Cgs/VDD的正电荷流入负电压生成电路(6)内的充电电容Ce，由于抵消Ce内的负电荷，因此负电压输出NVG_OUT的负电压值上升(接近0V)。然而，在与上述NVG_OUT的负电压值上升大致同时的定吋，频率控制信号 IC0NT〈3:0>、CC0NT〈3:0> 输出 IC0NT1〈3:0>、CC0NT1〈3:0>，负电压生成电路(6)内的时钟生成器￠1)的时钟频率増大。通过上述动作，能够使负电压输出NVG_OUT的上升迅速地恢复到初始的负电压值。另ー方面，在t_sw变为高电平的定时，频率控制信号生成器(5E)内的64计数器开始计数从高频开关模块(I)外部接收到的系统时钟CLK的N分频信号SCLK/N的时钟数，在计算到64计数的定时、即在图29的t = tl_2的定时再次将频率控制信号 IC0NT〈3:0>、CC0NT〈3:0> 恢复到 t = t_tl 以前的值、即 IC0NT0〈3:0>、CC0NT〈3:O〉。此后，在t = t2_l控制信号CNT再次切换时也重复进行同样的动作。根据以上说明的本发明的实施方式6的高频开关模块(I)，能够在与实际进行切换大致相同的定时使时钟生成器出1)的时钟频率増大,并且能够将时钟频率增大的期间限制为某固定的时间，从而不增大充点电容Ce和传递电容Ct的电容值，就能够使随着开关
(7)的开关端ロ切换所引起的负电压输出NVG_0UT的电压上升迅速地恢复到初始的负电压 值，其结果，能够实现同时满足开关端ロ的切换时间的缩短、功耗的減少、半导体芯片面积的減少效果的高频开关模块。以上根据各种实施方式具体说明了由本发明人进行的发明，但是本发明并不限定于此，在不脱离其宗g的范围内能够进行各种变更，这是不言而喻的。例如只要是便携式终端即可，并不限定于便携式电话，不仅能够应用于多频带、多模式的无线LAN发送接收装置、以及利用负电压的系统，还能够使用于利用升压电压的记录介质、即半导体存储器中。
权利要求
1.一种闻频开关|旲块，其具备对多个开关端口间的路径进行切换的开关，该闻频开关模块的特征在于， 该闻频开关|旲块具备 I/o接口，其根据从外部接收到的系统数据信号和系统时钟，生成进行上述开关模块的控制的多种控制信号； 解码器，其响应上述多种控制信号中想要对上述开关端口进行切换的控制信号，生成用于控制上述开关的开关控制信号； 开关切换定时检测器，其响应想要对上述开关端口进行切换的控制信号的切换定时，生成开关切换检测信号； 频率控制信号生成器，其响应上述开关切换检测信号，生成用于变更频率的多个频率控制信号；以及 负电压生成电路，其响应上述多个频率控制信号而生成不同频率的时钟信号，并且根据该时钟信号生成负电压输出信号， 其中，上述负电压生成电路响应上述多个频率控制信号，在上述开关切换定时使上述时钟信号的频率暂时增大， 上述开关响应上述开关控制信号和上述负电压输出信号，来切换上述多个开关端口间的路径。
2.根据权利要求I所述的高频开关模块，其特征在于， 上述负电压生成电路具备时钟生成器和电荷泵电路，该时钟生成器响应上述多个频率控制信号而生成不同频率的时钟信号，该电荷泵电路将该时钟信号作为输入，生成上述负电压。
3.根据权利要求I所述的高频开关模块，其特征在于， 使上述时钟信号的频率暂时增大的期间比上述开关端口的周期性的切换定时的期间短、且为上述负电压输出信号恢复到上述开关切换定时以前的原始的负电压值为止的期间以上。
4.根据权利要求I所述的高频开关模块，其特征在于， 上述负电压生成电路响应上述多个频率控制信号，与上述开关切换定时同步地使上述时钟信号的频率暂时增大。
5.根据权利要求I所述的高频开关模块，其特征在于， 从上述频率控制信号生成器生成的频率控制信号具有至少两个以上的控制值，上述频率控制信号生成器响应上述开关切换检测信号，仅在固定期间生成上述两个以上的控制值中的某一个控制值作为一个上述频率控制信号，在上述固定时间经过之后，再次生成其它的控制值作为其他上述频率控制信号。
6.根据权利要求5所述的高频开关模块，其特征在于， 上述负电压生成电路具备时钟生成器和电荷泵电路，该时钟生成器生成上述不同频率的时钟信号，该电荷泵电路将该时钟信号作为输入，生成上述负电压输出信号， 上述频率控制信号生成器具备对N个时钟进行计量的计数器， 上述固定时间设为响应从上述负电压生成电路内的上述时钟生成器的时钟输出而由上述计数器对N个时钟进行计量为止的时间。
7.根据权利要求I所述的高频开关模块，其特征在于， 上述频率控制信号生成器响应上述开关切换检测信号而生成上述频率控制信号，上述负电压生成电路响应上述多个频率控制信号，将在上述负电压生成电路内生成的时钟信号的频率切换为两个以上各不相同的频率，并生成负电压输出信号， 上述开关响应上述开关控制信号和上述负电压输出信号，来对多个开关端口之间的路径进行切换， 上述高频开关模块的特征还在于， 上述频率控制信号生成器响应上述负电压生成电路的负电压输出的负电压值和基准电压值， 上述固定时间设为上述负电压值达到上述基准电压值为止的时间。
8.根据权利要求I所述的高频开关模块，其特征在于， 还包括分频器，该分频器接受上述系统时钟，生成对上述系统时钟频率进行N分频的分频信号，其中N > 1， 上述频率控制信号生成器生成具有至少两个以上的控制值的频率控制信号，响应上述开关切换检测信号，仅在固定时间生成上述两个以上的控制值中的某一个控制值作为一个上述频率控制信号，在上述固定时间经过之后再次生成其它的控制值作为其他上述频率控制信号， 并且，上述频率控制信号生成器具备对N个时钟进行计量的计数器， 上述固定时间设为响应上述分频电路的分频信号而由上述计数器对N个时钟进行计量为止的时间。
9.一种闻频开关|旲块，其具备对多个开关端口间的路径进行切换的开关，该闻频开关模块的特征在于， 该闻频开关1旲块具备 I/O接口，其根据从外部接收到的系统数据信号和系统时钟，生成进行上述开关模块的控制的各种控制信号以及IO_EN，该IO_EN是表示上述I/O接口被激活的激活信号； 解码器，其响应上述多种控制信号中想要对上述开关端口进行切换的控制信号，生成用于控制上述开关的开关控制信号； 开关切换定时检测器，其响应想要对上述开关端口进行切换的控制信号的切换定时，生成开关切换检测信号； 频率控制信号生成器，其响应上述激活信号IO_EN和上述开关切换检测信号，生成多个频率控制信号；以及 负电压生成电路，其响应上述频率控制信号而生成不同频率的时钟信号，并且根据该时钟信号生成负电压输出信号， 其中，上述负电压生成电路响应上述多个频率控制信号，间隔上述开关切换定时而在其前后使上述时钟信号的频率暂时增大， 上述开关响应上述开关控制信号和上述负电压输出信号，来切换上述多个开关端口间的路径。
10.根据权利要求9所述的高频开关模块，其特征在于， 使上述时钟信号的频率暂时增大的期间比上述开关端口的周期性的切换定时的期间短、且为上述负电压输出信号恢复到上述开关切换定时以前的原始的负电压值为止的期间以上。
11.根据权利要求9所述的高频开关模块，其特征在于， 上述负电压生成电路具备时钟生成器和电荷泵电路，该时钟生成器生成不同频率的时钟信号，该电荷泵电路将该时钟信号作为输入，生成上述负电压输出信号， 上述负电压生成电路响应上述多个频率控制信号，与上述激活信号IO_EN同步地使上述时钟信号的频率暂时增大。
12.根据权利要求9所述的高频开关模块，其特征在于， 从上述频率控制信号生成器生成的上述频率控制信号具有至少两个以上的控制值， 上述频率控制信号生成器响应上述激活信号IO_EN，仅在固定时间生成上述两个以上 的控制值中的某一个控制值作为一个上述频率控制信号，在上述固定时间经过之后再次生成其它的控制值作为其他上述频率控制信号。
13.根据权利要求12所述的高频开关模块，其特征在于， 上述频率控制信号生成器具备对N个时钟进行计量的计数器， 上述固定时间设为以下时间响应来自上述负电压生成电路内的上述时钟生成器的时钟输出而从检测到上述开关切换检测信号的定时起、由上述计数器开始进行上述时钟输出的时钟数的计数，直到之后计量N个时钟为止的时间。
14.根据权利要求9所述的高频开关模块，其特征在于， 上述I/O接口根据从上述开关模块的外部接收到的上述系统数据信号和上述系统时钟，生成进行上述开关模块的控制的各种控制信号以及IO_EN，该IO_EN是表示上述I/O接口被激活的激活信号， 上述频率控制信号生成器具有开关切换模式检测器，该开关切换模式检测器响应上述各种控制信号中想要对上述开关端口进行切换的控制信号的切换模式，生成开关切换模式检测信号， 并且，上述频率控制信号生成器响应上述激活信号10_EN、上述开关切换检测信号以及上述开关切换模式检测信号，来生成频率控制信号。
15.根据权利要求14所述的高频开关模块，其特征在于， 上述频率控制信号生成器生成具有至少三个以上的控制值的上述频率控制信号，响应上述开关切换检测信号和上述开关切换模式检测器，仅在固定时间生成上述三个以上的控制值中的某一个控制值作为一个上述频率控制信号，在上述固定时间经过之后再次生成其它的控制值作为其他上述频率控制信号。
16.根据权利要求15所述的高频开关模块，其特征在于， 上述频率控制信号生成器具备对N个时钟进行计量的计数器， 上述固定时间设为以下时间响应从上述负电压生成电路内的上述时钟生成器的时钟输出、从检测到上述开关切换检测信号的定时起由上述计数器开始进行上述时钟输出的时钟数的计数，直到之后计量N个时钟为止的时间。
17.一种闻频开关|旲块，其具备对多个开关端口间的路径进行切换的开关，在该闻频开关模块中， 该高频开关模块具备I/O接口、解码器、开关切换定时检测器、频率控制信号生成器、负电压生成电路、开关、以及开关切换模式检测器， 上述高频开关模块的特征在于，具备 I/o接口，其根据从外部接收到的系统数据信号和系统时钟，生成进行上述开关模块的控制的多种控制信号； 解码器，其响应上述多种控制信号中想要对上述开关端口进行切换的控制信号，生成用于控制上述开关的开关控制信号； 开关切换定时检测器，其响应想要对上述开关端口进行切换的控制信号的切换定时，生成开关切换检测信号； 开关切换模式检测器，其响应上述各种控制信号中想要对上述开关端口进行切换的控制信号的切换模式，生成开关切换模式检测信号； 频率控制信号生成器，其响应上述开关切换检测信号和上述开关切换模式检测信号，生成多个频率控制信号；以及 负电压生成电路，其响应多个上述频率控制信号，将在该负电压生成电路内所生成的时钟信号的频率切换为三个以上各不相同的频率，并生成负电压输出信号， 其中，上述负电压生成电路响应上述多个频率控制信号，在上述开关切换定时使上述时钟信号的频率暂时增大， 上述开关响应上述开关控制信号和上述负电压输出信号，来切换上述多个开关端口间的路径。
18.根据权利要求17所述的高频开关模块，其特征在于， 使上述时钟信号的频率暂时增大的期间比上述开关端口的周期性的切换定时的期间短、且为上述负电压输出信号恢复到上述开关切换定时以前的原始的负电压值为止的期间以上。
19.根据权利要求17所述的高频开关模块，其特征在于， 从上述频率控制信号生成器生成的频率控制信号具有至少三个以上的控制值，响应上述开关切换检测信号和上述开关切换模式检测器，仅在固定时间生成上述三个以上的控制值中的某一个控制值作为一个上述频率控制信号，在上述固定时间经过之后再次生成其它的控制值作为其他上述频率控制信号。
20.根据权利要求19所述的高频开关模块，其特征在于， 上述负电压生成电路具备时钟生成器和电荷泵电路，该时钟生成器生成上述不同频率的时钟信号，该电荷泵电路将该时钟信号作为输入，生成上述负电压输出信号， 上述频率控制信号生成器具备对N个时钟进行计量的计数器， 上述固定时间设为响应从上述负电压生成电路内的上述时钟生成器的时钟输出、而由上述计数器计量N个时钟为止的时间。
全文摘要
本发明提供一种高频开关模块。其中，开关模块的I/O接口根据从开关模块外部接收到的系统数据信号和系统时钟，生成进行开关模块的控制的各种控制信号，解码器响应于各种控制信号中以切换开关端口为目的的控制信号，生成用于控制开关的开关控制信号，开关切换定时检测器响应于开关控制信号而生成开关切换检测信号，频率控制信号生成器响应于开关切换检测信号，生成频率控制信号，负电压生成电路响应于频率控制信号，将负电压生成电路内生成的时钟信号的频率切换为两个以上各不相同的频率，并且生成负电压输出信号，开关响应于开关控制信号和上述负电压输出信号，来切换多个高频信号端口间的路径。
文档编号H03K17/56GK102739217SQ201210047019
公开日2012年10月17日 申请日期2012年2月22日 优先权日2011年3月29日
发明者和智勇介, 川本高司, 杉山雄太 申请人:日立金属株式会社