专利名称：具有负微分电阻特性的混合set/cmos电路的制作方法
技术领域：
本发明涉及集成电路技术领域，特别是一种具有负微分电阻特性的混合SET/CMOS 电路。
背景技术：
当MOS管的特征尺寸随着摩尔定律的发展进入IOOnm以后，其可靠性及电学特性由于受到量子效应的影响面临着诸多的挑战。单电子晶体管(single-electron transistor, SET)作为新型的纳米电子器件，有望成为MOS管进入纳米领域后的有力替代者。SET由库仑岛、栅极电容及两个隧穿结构成，主要通过栅极电压控制电子隧穿而形成电流，具有超小的尺寸和极低的功耗。此外，单电子晶体管还具备独特的库仑振荡特性及较高的电荷灵敏度等特性，能有效地降低电路的复杂程度。但是，由于SET具有较高传输延迟、 较低输出电平的缺点，仅由SET构成的传统电路并不能获得所需的性能，且无法与目前成熟的大规模集成电路相兼容。共振隧穿二极管(RTD)由于其良好的负微分电阻(NDR)特性而得到了广泛的应用，但是其难与现阶段的集成电路工艺相兼容，限制了其进一步的发展。 为此，研究人员提出了采用纯CMOS构成的具有负微分电阻特性的电路结构，虽然解决了工艺兼容的问题，但是由于需要使用较多的晶体管，增大了电路面积。
发明内容
本发明的目的是提供一种具有负微分电阻特性的混合SET/CMOS电路，实现了负微分电阻特性。该电路结构同时具有极低的功耗和较小的电路面积，在低功耗设计中有着重要的应用。本发明采用以下方案实现一种具有负微分电阻特性的混合SET/CMOS电路，其特征在于包括一单电子晶体管SET及一 PMOS管，其中单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极则与PMOS管的漏极相连。在本发明一实施例中，所述单电子晶体管SET在外加偏置电压的作用下，控制器件的隧穿电流，该单电子晶体管SET的主要参数包括隧穿结电容Cd和6；，隧穿结电阻 A和兄，栅极电容 和Gtel;其中，隧穿结的充电能必须大于环境温度引起的热涨落，即
式中:EC为隧穿结的充电能 ’ CfCg+Cctrl+CA+Cs为单电子晶体管的总电容； ^为元电荷-’K为玻尔兹曼常数；r为环境温度；隧穿结的电阻必须大于量子电阻，即4， R^R^h/e2 ^ 25. 8 K Ω，式中 为量子电阻；力为普朗克常量。该单电子晶体管SET的漏源两端电压Kds必须满足I KdsIGzt2，其中，&为总电容，e为元电荷。在本发明一实施例中，所述PMOS管的参数满足沟道宽度《为22 nm，沟道长度々 为120 nm，栅极电压Kpg为0.3 V，阈值电压Vth为-0. 46 V ；所述单电子晶体管SET的参数满足隧穿结电容QXd为0. 15aF，隧穿结电阻兄、化为1 ΜΩ，背栅电压Ketell为0V，背栅电容Cetel为0. 10 aF，栅极电容 为0.2 aF。
与传统的共振隧穿二极管(RTD)相比，本发明采用的单电子晶体管和MOS管与当前的集成电路工艺的兼容性更好；而与具有NDR特性的MOS管组成的电路相比，本发明仅仅使用了两个晶体管，因此具有更小的电路面积。本发明的电流处于nA级，并且有良好的波峰-波谷比(Peak to valley ratio, PTVR)，在低功耗设计中能得到很好的应用。
图1是单电子晶体管SET结构示意图。图2是本发明实施例的具有负微分电阻特性的混合SET/CMOS电路结构示意图。图3是具有负微分电阻特性的混合SET/CMOS电路的仿真特性曲线图。
具体实施例方式下面结合附图及实施例对本发明做进一步说明。本发明是指一种具有负微分电阻(negativedifferential resistance，NDR)特性的新型的混合SET/CMOS电路。该结构主要是利用SET的库仑阻塞和库仑振荡特性与传统的CMOS相结合，产生具有nA级电流的NDR特性。本实施例中，一种具有负微分电阻特性的混合SET/CMOS电路，其特征在于包括一单电子晶体管SET及一 PMOS管，其中单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极则与 PMOS管的漏极相连。单电子晶体管是指利用电子电荷的粒子性和库仑阻塞振荡效应控制单个或少数几个电子转移的器件，其双栅结构如图1所示。单电子晶体管SET由两个隧穿结通过库仑岛串联而成。外加的偏置电压由栅极电容耦合到库仑岛上，以控制器件的隧穿电流.单电子晶体管的主要参数有隧穿结电容Cd和C；，隧穿结电阻&和兄，栅极电容^；和^；㈣。通过偏置电压控制电子隧穿，使单电子晶体管具有独特的库仑阻塞振荡特性。即在漏源两端电压固定下，随着栅压的增大，晶体管漏电流具有周期性变化。该特性必须满足两个条件才能产生(1)隧穿结的充电能必须大于环境温度引起的热涨落，即Α。=^/^ΣΛ^ΒΛ式中-.Ec 为隧穿结的充电能A为单电子晶体管的总电容，Cx=C+Cctrl+CA+Cs -,e为元电荷么为玻尔兹曼常数7为环境温度。(2)隧穿结的电阻必须大于量子电阻，即Ra，R^>RQ=h/e2 25. 8 ΚΩ，式中 为量子电阻；力为普朗克常量。该单电子晶体管SET的漏源两端电压Kds必须满足|Kds|<V^，其中，&为总电容，e为元电荷。与CMOS不同的是，单电子晶体管在较高的漏源电压Kds下并不会进入饱和状态.随着Kds的增大，库仑阻塞将会消失。因此，栅源电压Kgs和漏源电压Kds能同时控制单电子晶体管的库仑阻塞区。为了使单电子晶体管能正常地进行开关工作，其漏源两端电压必须满足I此外，单电子晶体管还可以通过背栅电压Krtri控制其电流特性。通过偏置不同的K。tel，单电子晶体管的库仑阻塞振荡曲线会发生平移。本发明利用SET的基本原理，结合CMOS管的特性，提出了一种具有NDR特性的混合SET/CMOS电路(简称为NDR电路)，其基本结构如图2所示。该NDR电路由一个双栅SET 及一个PMOS管串联而成。PMOS管的源极与SET的源极相连，SET的栅极则与PMOS管的漏极相连。为了使单电子晶体管产生库仑阻塞现象，SET漏源两端电压必须满足为此，图2中PMOS管的栅极偏置在固定电压Fp下，使SET漏源两端的电压Kds保持在一个基本恒定的值I Kdd-作p-Ul，其中Kth是PMOS的阈值电压.该值必须设定得足够低，即小于e/仏.此时，PMOS管偏置在亚阈值区。通过串联一个PMOS管，SET的源端电压不会MOS 管漏端电压Kd的影响，并且在Vb的控制下产生库仑振荡和库仑阻塞特性.此外，该电路采用双栅的SET结构，通过调整背栅电压Ketel控制库仑振荡的相位，使电路获得合适的NDR特性，如图3所示。较佳的，本实施例中，具有负微分电阻特性的混合SET/CMOS电路中各器件参数如表一所示。
权利要求
1.一种具有负微分电阻特性的混合SET/CMOS电路，其特征在于包括一单电子晶体管 SET及一PMOS管，其中单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连。
2.根据权利要求1所述的具有负微分电阻特性的混合SET/CMOS电路，其特征在于所述单电子晶体管在外加偏置电压的作用下，控制器件的隧穿电流，通过与PMOS管串联，产生负微分电阻特性，该单电子晶体管SET的主要参数包括隧穿结电容Cd和&，隧穿结电阻 A和兄，栅极电容 和Gtel。
3.其中，隧穿结的充电能必须大于环境温度引起的热涨落，即i 。=^/ GA>^/，式中-.Ec 为隧穿结的充电能A为单电子晶体管的总电容，Cx=C+Cctrl+Cd+Cs -,e为元电荷么为玻尔兹曼常数7为环境温度；隧穿结的电阻必须大于量子电阻，即Α,Λ^Λ ^Α/Ζ 25. 8 ΚΩ， 式中武为量子电阻·Μ为普朗克常量；该单电子晶体管SET的漏源两端电压Kds必须满足Vds|<c/CΣ，其中，Q为总电容，e为元电荷。
4.根据权利要求1所述的具有负微分电阻特性的混合SET/CMOS电路，其特征在于所述PMOS管的参数满足沟道宽度&为22 nm，沟道长度、为120 nm，栅极电压Kpg为0. 3 V, 阈值电压Vth为-0. 46 V ；所述单电子晶体管SET的参数满足隧穿结电容Cs、Cd为0. 15aF, 隧穿结电阻兄、A为1 ΜΩ，背栅电压Ketell为0V，背栅电容Cetel为0. 10 aF，栅极电容 为 0. 2 aF。
全文摘要
本发明涉及集成电路技术领域，特别是一种具有负微分电阻特性的混合SET/CMOS电路，包括一单电子晶体管SET及一PMOS管，所述的PMOS管的源极与SET的源极相连，SET的栅极则与PMOS管的漏极相连，该SET的漏源两端电压Vds必须满足|Vds|<e/CΣ，其中，CΣ为总电容，e为元电荷。本发明主要是利用SET的库仑阻塞和库仑振荡特性与传统的CMOS相结合，产生具有nA级电流的NDR特性。与传统的共振隧穿二极管(RTD)相比，本发明采用的单电子晶体管和MOS管，与当前集成电路工艺的兼容性更好；而与具有NDR特性的MOS管组成的电路相比，本发明仅仅使用了两个晶体管，因此具有更小的电路面积。
文档编号H03K19/0185GK102571068SQ20121004792
公开日2012年7月11日 申请日期2012年2月29日 优先权日2012年2月29日
发明者何明华, 陈寿昌, 陈锦锋, 魏榕山 申请人:福州大学