专利名称：一种系统中数据的实时采集压缩存储方法
技术领域：
本发明涉及数据压缩存储技术，具体为ー种系统中数据的实时采集压缩存储方法。该压缩存储方法主要适用于对复杂的数字类信息的采集分析，尤其是在对小概率事件的排查，主要应用于具有高可靠性要求的安全领域。
背景技术：
随着电子系统的复杂化，系统 间的通信是必不可少的，尤其是数字类总线的大量使用。在调试阶段可能会出现ー些小概率故障，而这些故障将给设计人员和使用人员带来极大的麻烦。为使小概率故障可以很快的被定位出来，从而使问题得到有效的解决，需要有ー种方便可靠的记录手段，用于分析故障时刻的有关数据和系统工作情況。传统的故障排查方法是先通过现象逐个排除，在整个过程中需要大量的实验来定位，但在系统庞大或故障现象不明朗的情况下，其故障排查过程将是ー个很耗费时间和精力的工作，远不能满足实际工作效率的要求。传统的高速采集压缩存储系统由于采样速率高，提高了单位时间内的采样点数，但同时带来的问题也很多，如需要处理的数据量巨大，传输数据的带宽宽，存储占用空间大和采用有损压缩来提高数据压缩比等。面对这些问题，只能要求系统达到一种适度的平衡，因此也限制了采样速率的再度提高。
发明内容
针对现有技术的不足，本发明拟解决的技术问题是，提供一种系统中数据的实时采集压缩存储方法，该方法针对数字类总线信号采集过程，g在解决数字类总线系统的通信记录过程中，仍能提供足够的信息量，以恢复一段时间过程中各总线的数据信息(时序图方式)，具有压缩比大，存储量高，实时压缩速度快，解压缩简单等特点。本发明解决所述技术问题的技术解决方案是设计ー种系统中数据的实时采集压缩存储方法，该实时采集压缩存储方法采用下述电路来实现依次电连接的信号调理电路、模/数转换器、数据缓存逻辑、存储器控制器和外部存储器；其特征在于在模/数转换器与数据缓存逻辑之间电连接有实时压缩逻辑，所述实时压缩逻辑分别与秒脉冲接收器和控制信号电连接，且实时压缩逻辑与数据缓存逻辑和存储器控制器全部通过门阵列逻辑实现。与现有技术相比，本发明方法针对数字类总线信号采集过程，针对性强，压缩比大，便于存储和传输，也节省了大量的存储空间，克服了现有技术存储容量不足和采集时间段有限的问题，并具有无损性和实时性好，解压缩简单，工作可靠，适用性强等特点。
图I是本发明系统中数据的实时采集压缩存储方法一种实施例的整体电气原理框图。图2是本发明系统中数据的实时采集压缩存储方法一种实施例的实时压缩部分可编程器件控制流程图。
具体实施例方式下面结合实施例及其附图对本发明进一歩详细说明。本发明设计的系统中数据的实时采集压缩存储方法(简称方法，參见图1、2)，该实时采集压缩存储方法采用下述电路来实现依次电连接的信号调理电路I、摸/数转换器2、数据缓存逻辑6、存储器控制器7和外部存储器8 ;其特征在于在模/数转换器2与数据缓存逻辑6之间电连接有实时压缩逻辑5，所述实时压缩逻辑5分别与秒脉冲接收器3和控制信号4电连接，且实时压缩逻辑5与数据缓存逻辑6和存储器控制器7全部通过门阵列逻辑实现。本发明方法所述的信号调理电路I、模/数转换器2、秒脉冲接收器3、控制信号4 和外部存储器8本身都为现有成熟电路，为整个采集压缩存储过程提供保障；所述的数据缓存逻辑6和存储器控制器7与其它采集系统原理相类似，本身也属于现有设计；所述实时压缩逻辑5为本发明创新设计。所述实时压缩逻辑5、数据缓存逻辑6和存储器控制器7全部通过门阵列逻辑实现。本发明实时采集压缩存储方法是ー种针对性强，压缩比高的数据处理方法。所述的外部信号必须为数字信号，经过信号调理电路I输出的信号为比较稳定的数字信号，经模/数转换器2转换的数值也比较稳定的(当没有数据变化的时候，采样数值跳变不会大于I个7位精度的位值)。由于是对数字信号进行采集，只关心电平逻辑的高低，对信号电平值的精度并没有很高要求，7位的采样精度128个电平值完全可以满足对数字信号的分析要求。本发明方法所述的信号调理电路I适应外部输入信号的电压范围比较宽，为-15V-+15V，可以通过的信号频率范围为O-lOMHz。经过信号调理电路I后的输出信号为下ー级模/数转换器2可识别的信号，保证了系统的输入范围。本发明方法所述的模/数转换器2为40MHz采样速率，满足8位有效精度的模/数转换要求，提供了便于压缩的有效数据，以供给后级的实时压缩逻辑5处理。本发明方法所述的秒脉冲接收器3用于解出同步秒脉沖。实施例的秒脉冲接收器3为通用电路设计，将接收到的实时时钟以秒脉冲的方式送到实时压缩逻辑5，作为压缩处理的同步保证。本发明方法所述的控制信号4来于外部设备，可以分别控制整个采集系统每个采集通道的开始与结束，使整个系统变的灵活方便。本发明方法所述的实时压缩逻辑5是整个系统中核心设计，也是保证整个实时采集压缩存储过程得以实现的根本。由于采集的信号为数字类信号，具有比较稳定的数值，因此采用以下的压缩逻辑方法较为理想，主要分为3种字节格式数据字节、数量字节和秒时标字节。数据字节格式最高位为1，低7位为数据，该字节取值为128 256，共128个数字，保留模/数采集的7位精度；数量字节格式最高位为0，次高位为I，后6位为数量，可以用多个字节组合表示其数量；秒时标字节格式用三个字节表示，第一字节为0x00标识，第二字节为秒计数低8位，第三字节为秒计数高8位。所述实时压缩逻辑5的整个工作过程详细说明如下(參见图2):首先，判断控制信号4是否发出开始采集命令，如果没有收到命令，则继续等待控制信号4的命令，如果收到命令，就开始采集压缩存储过程启动转换并记录数据，然后判断控制信号4是否命令结束采集压缩过程，如果有效，则结束当前记录，如果没有结束命令，再判断秒脉冲接收器3是否有效，若有效，就插入3个字节秒数(从O开始计数)，否则将前值与后面采集的数据比较，如果两个数值相差不大于I个码字，就认为是同一数据，作加I计数，直到出现大于I个码字的数据后，记录下计数个数和这个新数据，并继续跟后面的数据对比；然后反复执行以上操作，进行压缩处理。这种压缩算法可以得到极大的压缩比。试验表明，本发明方法的压缩比最大可以达到I :5000000。本发明方法所述的数据缓存逻辑6为压缩后的数据可以顺利存储到外部存储器8内建立了ー个桥梁，避免数据的丢失。由于多路数据压缩后的大小各不相同，需要一定的优先级判断和读取等待，将数据缓存起来是必不可少的，因此数据缓存逻辑6也有着重要的
意义。 本发明方法所述的存储器控制器7主要实现将数据缓存逻辑6中的数据取出并统ー调度存储到外部存储器8中。由于采集的不止一路信号，且采集的内容也各不相同，经过实时压缩逻辑5处理后的数据量大小也会各有不同，因此需要连接存储器控制器7，由其统一调度存储这个环节，以保证数据缓存区不会溢出而丢失数据。本发明方法过程的外部存储器8是整个系统的最后节点，它将多通道大量数据信号的信息存入其中，即记录下来。一般的采集系统都会需要ー个较大的存储空间，用以保证采集得到的大量数据得到存储，但由于系统采集的信号为数字类信号，并且采用了压缩比极高的压缩算法，因此本发明对存储器的容量要求并不是很高，很容易实现，有利于实际应用推广。本发明方法的整个流程与所述8个功能模块的协调工作密不可分，具体流程为首先必须收到控制信号4的使能命令后，信号调理电路I才能将电平传换后的信号经模/数转换器2进行模/数传换，同时插入来自秒脉冲接收器3接收到的秒脉冲进行实时压缩逻辑5处理，然后经过数据缓存逻辑6和存储器控制器7控制数据存储到外部存储器8中，各功能模块始終保持各自工作，直到收到控制信号4的结束命令后，整个系统才能结束整个压缩存储工作。本发明未述及之处适用于现有技术。考虑到传统高速采集数据压缩存储系统的设计瓶颈，本发明只针对数字类信号的采集压缩存储进行了创新，提高了系统的压缩比，使压缩后的数据量减小，降低了对系统数据传输速率的要求，节省了存储空间。本发明系统数据的高速实时采集压缩存储方法只对复杂而庞大的数字类总线通信系统进行信息记录和分析有着重要意义，但对数字类信号以外其它信号(如模拟量)的采集、压缩和存储没有优势。以上实施例仅是对本发明方法实时采集压缩存储过程的具体应用例子，并不限制本申请权利要求的保护范围。凡是在本申请权利要求技术方案上进行的修改和非本质改进的，均在本申请权利要求保护范围之内。
权利要求
1.一种系统中数据的实时采集压缩存储方法，该实时采集压缩存储方法采用下述电路来实现依次电连接的信号调理电路、模/数转换器、数据缓存逻辑、存储器控制器和外部存储器；其特征在于在模/数转换器与数据缓存逻辑之间电连接有实时压缩逻辑，所述实时压缩逻辑分别与秒脉冲接收器和控制信号电连接，且实时压缩逻辑与数据缓存逻辑和存储器控制器全部通过门阵列逻辑实现。
2.根据权利要求I所述系统中数据的实时采集压缩存储方法，其特征在于所述实时压缩逻辑分为3种字节格式数据字节、数量字节和秒时标字节；数据字节格式最高位为1，低7位为数据，该字节取值为128 256，共128个数字，保留摸/数采集的7位精度；数量字节格式最高位为O，次高位为1，后6位为数量，可以用多个字节组合表示其数量；秒时标字节格式用三个字节表示，第一字节为OxOO标识，第二字节为秒计数低8位，第三字节为秒计数高8位。
3.根据权利要求I所述系统中数据的实时采集压缩存储方法，其特征在于所述的信号调理电路适应外部输入信号的电压范围为-15V-+15V，可通过的信号频率范围为O-lOMHz。
4.根据权利要求I所述系统中数据的实时采集压缩存储方法，其特征在于所述的模/数转换器为40MHz的采样速率，满足8位有效精度的模/数转换要求。
全文摘要
本发明公开一种系统中数据的实时采集压缩存储方法，该实时采集压缩存储方法采用下述电路来实现依次电连接的信号调理电路、模/数转换器、数据缓存逻辑、存储器控制器和外部存储器；其特征在于在模/数转换器与数据缓存逻辑之间电连接有实时压缩逻辑，所述实时压缩逻辑分别与秒脉冲接收器和控制信号电连接，且实时压缩逻辑与数据缓存逻辑和存储器控制器全部通过门阵列逻辑实现。
文档编号H03M7/30GK102664633SQ20121010941
公开日2012年9月12日 申请日期2012年4月16日 优先权日2012年4月16日
发明者刘炳坤, 宁立革, 张凯, 蔡勇, 高臣 申请人:天津市英贝特航天科技有限公司