专利名称：多通道前向时钟高速串行接口的正交时钟产生电路的制作方法
技术领域：
本发明属于电路设计和数据传输技术领域，尤其涉及一种多通道前向时钟高速串行接ロ的正交时钟产生电路。
背景技术：
在多通道前向时钟的高速串行接口中，发射端和接收端各自由一条时钟通道和多条数据通道组成。发射端的时钟通道向接收端的时钟通道发送差分的时钟信号。为了在接收端的数据通道进行数据恢复，接收端的时钟通道需要向数据通道提供正交的四相时钟。因此，接收端的时钟通道需要将接收到的前向时钟转换为正交的四相时钟。所以在接收端的时钟通道,一个正交时钟产生电路必不可少。
目前，PLL(Phase lock Loop,锁相环)和 DLL (Delay Locked Loop,延迟锁相环)常被利用在接收端的时钟通道里用来产生正交时钟。但是，PLL对前向时钟的抖动是低通特性，对VCO(Voltage Controlled Oscillator，压控振荡器)的噪声是高通特性，因此PLL产生的正交时钟信号会引入新的抖动。通常要达到好的噪声性能，VCO需要采用LC VCO的结构，电感会占用较大的面积，而且环路滤波器的应用会消耗相当大的面积。另ー方面，DLL对前向时钟的抖动是全通的特性，但是工作在数GHz的DLL设计难度较大。DLL包括鉴相器、电荷泵和环路滤波器等电路。工作在数GHz的鉴相器，电荷泵会消耗较大功耗，环路滤波器会占用较大面积。
发明内容
本发明的目的在于，提出一种多通道前向时钟高速串行接ロ的正交时钟产生电路，用以解决现有的正交时钟产生电路存在的设计难度高、功耗多以及占用面积大等问题。为实现上述目的，本发明提供的技术方案是，一种多通道前向时钟高速串行接ロ的正交时钟产生电路，其特征是所述正交时钟产生电路包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；所述延迟线电路用于在參考时钟通过时产生等相位差的四相时钟，所述等相位差的四相时钟分别为第一相时钟CK1、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4 ;所述延迟线电路包括至少4个延时单元,姆个延时单元具有相等的延时；所述第一相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第一相位平均电路的第一差分输入端用于输入同相的第二相时钟CK2,第一相位平均电路的第二差分输入端用于输入同相的第三相时钟CK3,第一相位平均电路的差分输出端用于输出第一输出时钟，该第一输出时钟的相位为第二相时钟CK2和第三相时钟CK3的相位的平均值；所述第二相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第二相位平均电路的第一差分输入端用于输入反相的第一相时钟CKl,第二相位平均电路的第二差分输入端用于输入同相的第四相时钟CK4,第二相位平均电路的差分输出端用于输出第二输出时钟，该第二输出时钟的相位为第一相时钟CKl的反相相位和第四相时钟CK4的相位的平均值；所述第一缓冲器包括差分输入端和输出端；第一缓冲器的差分输入端用于输入第ー输出时钟，第一缓冲器的输出端用于输出经过满摆幅放大的第一输出时钟；所述第二缓冲器包括差分输入端和输出端；第二缓冲器的差分输入端用于输入第ニ输出时钟，第二缓冲器的输出端用于输出经过满摆幅放大的第二输出时钟。所述延时单元采用电流模逻辑CML缓冲器。所述第一相位平均电路采用相位插值PI电路。所述第二相位平均电路采用相位插值PI电路。所述第一缓冲器采用电流模逻辑CML缓冲器。所述第二缓冲器采用电流模逻辑CML缓冲器。本发明提供的电路不但解决了延迟锁相环引入的抖动，而且具有设计简单、功耗低且占用面积小等特点。
图I是多通道前向时钟高速串行接ロ的正交时钟产生电路图；图2是延时单元电路图；图3是相位平均电路图；图4是缓冲器电路图。
具体实施例方式下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。图I是多通道前向时钟高速串行接ロ的正交时钟产生电路图。图I中，本发明提供的多通道前向时钟高速串行接ロ的正交时钟产生电路包括延迟线电路101、第一相位平均电路102、第二相位平均电路103、第一缓冲器104和第二缓冲器105。一般高速串口中采用的DLL由鉴相器(PD, Phase Discriminator),电荷泵(CP,Charge Pump),环路滤波器(LF, Loop Filter)和压控延迟线(VCDL, Voltage ControlledDelay Line)构成。本发明中，延迟线电路101所使用的延迟线采用DLL中的压控延迟线，并且控制电压是固定的。延迟线电路101包括至少4个延时単元，每个延时单元的负载完全相等以使每个延时単元具有完全相等的延时。前向时钟经过该延迟线电路101后产生四相等相位差的时钟，分别为第一相时钟CKl、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4。第一相位平均电路102包括第一差分输入端(IN1P和IN1N)、第二差分输入端(IN2P和IN2N)和差分输出端(0P和0N);第一相位平均电路102的第一差分输入端(IN1P和IN1N)用于输入同相的第二相时钟CK2,第一相位平均电路102的第二差分输入端(IN2P和IN2N)用于输入同相的第三相时钟CK3，第一相位平均电路102的差分输出端(0P和0N)用于输出第一输出时钟，该第一输出时钟的相位为第二相时钟CK2和第三相时钟CK3的相位的平均值。
第二相位平均电路103包括第一差分输入端(IN1P和IN1N)、第二差分输入端(IN2P和IN2N)和差分输出端(0P和0N);第二相位平均电路103的第一差分输入端(IN1P和IN1N)用于输入反相的第一相时钟CKl,第二相位平均电路103的第二差分输入端(IN2P和IN2N)用于输入同相的第四相时钟CK4，第二相位平均电路的差分输出端(0P和0N)用于输出第二输出时钟，该第二输出时钟的相位为第一相时钟CKl的反相相位和第四相时钟CK4的相位的平均值。第一缓冲器104包括差分输入端(IP和IN)和输出端(0P和0N);第一缓冲器104的差分输入端(IP和IN)用于输入第一输出时钟,第一缓冲器104的输出端(0P和0N)用于输出经过满摆幅放大的第一输出时钟。其中，满摆幅是指缓冲器输出的高电平已达到缓冲器所能输出的最高电压值并且缓冲器输出的低电平也达到缓冲器所能输出的最低电压值。第二缓冲器105包括差分输入端(IP和IN)和输出端(0P和0N);第二缓冲器105的差分输入端(IP和IN)用于输入第二输出时钟,第二缓冲器105的输出端(0P和0N)用于输出经过满摆幅放大的第二输出时钟。图2是延时单元电路图。本发明中，延时单元电路功能是对进入延时链的时钟进行延时、产生等相位差的四相时钟。图2中，每个延时单元的负载完全相等，以产生四相等相位差的差分时钟，作为相位平均电路的输入。每个延时单元采用CML(电流模逻辑，Current-Mode Logic)缓冲器。图3是相位平均电路图。本发明中，第一相位平均电路102和第二相位平均电路103均使用图3的电路结构。INlP和INlN是相位平均电路的ー对差分时钟信号的输入端，IN2P和IN2N是相位平均电路的另ー对差分时钟信号的输入端，OP和ON是相位平均电路的差分输出端。该电路本质上是ー个相位插值电路，其输出时钟的相位是两个输入时钟相位的平均。它类似于ー个CML缓冲器，它将CML缓冲器每个差分输入管复制之后并联在原输入管的两端，使原来两输入的电路变成了一个四输入的电路。每个输入管的尺寸一致，其偏置和CML缓冲器一祥，是片上产生且固定的。图4是缓冲器电路图。本发明中，第一缓冲器I和第二缓冲器2均使用图4的电路结构。该缓冲器电路是ー个差分放大器，IP和IN是缓冲器电路的差分输入端，OP和ON是缓冲器电路的输出端。该电路将输入信号满摆幅放大后输出。本发明与现存技术相比，其大部分电路都使用CML缓冲器，因此可以方便地用CML标准单元实现。并且该设计避免使用延迟锁相环，大大减小了集成电路功耗和面积，同时避免了延迟锁相环引入的抖动。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
权利要求
1.一种多通道前向时钟高速串行接ロ的正交时钟产生电路，其特征是所述正交时钟产生电路包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器； 所述延迟线电路用于在參考时钟通过时产生等相位差的四相时钟，所述等相位差的四相时钟分别为第一相时钟CK1、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4 ;所述延迟线电路包括至少4个延时单元,姆个延时单元具有相等的延时； 所述第一相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第一相位平均电路的第一差分输入端用于输入同相的第二相时钟CK2,第一相位平均电路的第二差分输入端用于输入同相的第三相时钟CK3,第一相位平均电路的差分输出端用于输出第ー输出时钟，该第一输出时钟的相位为第二相时钟CK2和第三相时钟CK3的相位的平均值； 所述第二相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第二相位平均电路的第一差分输入端用于输入反相的第一相时钟CKl,第二相位平均电路的第二差分输入端用于输入同相的第四相时钟CK4,第二相位平均电路的差分输出端用于输出第ニ输出时钟，该第二输出时钟的相位为第一相时钟CKl的反相相位和第四相时钟CK4的相位的平均值； 所述第一缓冲器包括差分输入端和输出端；第一缓冲器的差分输入端用于输入第一输出时钟，第一缓冲器的输出端用于输出经过满摆幅放大的第一输出时钟； 所述第二缓冲器包括差分输入端和输出端；第二缓冲器的差分输入端用于输入第二输出时钟，第二缓冲器的输出端用于输出经过满摆幅放大的第二输出时钟。
2.根据权利要求I所述的正交时钟产生电路，其特征是所述延时単元采用电流模逻辑CML缓冲器。
3.根据权利要求I或2所述的正交时钟产生电路，其特征是所述第一相位平均电路采用相位插值PI电路。
4.根据权利要求I或2所述的正交时钟产生电路，其特征是所述第二相位平均电路采用相位插值PI电路。
5.根据权利要求I或2所述的正交时钟产生电路，其特征是所述第一缓冲器采用电流模逻辑CML缓冲器。
6.根据权利要求I或2所述的正交时钟产生电路，其特征是所述第二缓冲器采用电流模逻辑CML缓冲器。
全文摘要
本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、第三相时钟和第四相时钟；第一相位平均电路用于输入同相的第二相时钟和同相的第三相时钟，其输出时钟的相位为第二和第三相时钟的相位的均值；第二相位平均电路用于输入反相的第一相时钟和同相的第四相时钟，其输出时钟的相位为第一相时钟反相相位和第四相时钟的相位的均值；第一和第二缓冲器分别用于输入第一和第二相位平均电路的输出时钟，并经过满摆幅放大后输出。本发明提供的电路功耗低且占用面积小。
文档编号H03L7/00GK102684684SQ20121013028
公开日2012年9月19日 申请日期2012年4月27日 优先权日2012年4月27日
发明者俞坤治, 张春, 李福乐, 王志华, 王自强, 郑旭强, 马轩, 黄柯 申请人:清华大学