一种四余度模拟信号硬件表决电路的制作方法
【专利摘要】本发明属于电传飞行控制系统【技术领域】，特别是涉及一种四余度模拟信号硬件表决电路。本发明主要包括四片具有高增益的四运算放大器芯片、八个二级管及若干电阻。本发明电路简单实用、生产成本低、电路可靠、信号选择表决无滞后、设计调试方便，能够比较容易解决控制系统四余度驱动信号的综合问题，实现了控制器到执行部件的交叉余度表决，能够简化控制器设计，从而提高整个系统的可靠性。
【专利说明】一种四余度模拟信号硬件表决电路【技术领域】[0001]本发明属于电传飞行控制系统【技术领域】，特别是涉及一种四余度模拟信号硬件表 决电路。【背景技术】[0002]电传飞行控制系统均采用余度技术来提高自身的可靠性，电传系统的余度综合技 术也是多种多样，目前电传飞行控制系统常用的余度信号综合技术主要由以下几种:[0003]方法一:利用控制器采集模拟余度信号，通过软件算法对信号进行表决后输出表 决值；方法二:利用在线监控技术对多余度部件(如控制器进行在线监控)，当发现故障时通 过附加硬件，一般为继电器电路切断故障通道的输出并转换到正常通道输出；方法三:通 过双通道控制两余度执行机构的输出，执行机构输出的机械行程通过机械方式来综合，当 一通道电气系统故障时，控制效能降级；方法四:对多台控制器的控制信号在作动器中通 过磁通综合的方式来实现，常见的有三余度及四余度磁通综合，在多数信号正常的情况下， 此法能够实现对作动器的控制；方法五:权限分配，不同的控制器控制到不同舵面的作动 器，当某通道失效时，仅丧失对对应舵面的控制。[0004]上述方法分别具有以下优缺点:第一种方法应用广、表决算法更改灵活，但电路复 杂度高、设计成本高、周期长，且工作环境要求高；方法二实现简单，但要附加大量的继电器 电路且需要软硬件监控部件的支持，制约表决切换可靠性的提高；方法三一般应用在双双 余度系统中，但需要机械信号的综合技术作为支持；方法四一般以特殊定制的作动器为基 础，为DDA作动器，应用受限度高；第五种方法表现为余度降级快，系统可靠性低，系统余度 瓶颈大。
【发明内容】
[0005]本发明所要解决的技术问题是:提出一种设计周期短、设计成本低且可靠性高的 四余度模拟信号表决的纯硬件电路，以解决在余度系统中的四余度信号输出的综合问题。[0006]本发明的技术方案是:一种四余度模拟信号硬件表决电路，主要包括四片具有高 增益的四运算放大器芯片、八个二级管及若干电阻；四余度输入信号分别为S1、S2、S3、S4 ； 输入信号SI连接运算放大器Ul、U5的输入2端、电阻R19的输入I端；输入信号S2连接 运算放大器U2、U6的输入2端、电阻R20的输入I端；输入信号S3连接运算放大器U3、U7 的输入2端、电阻R21的输入I端；输入信号S4连接运算放大器U4、U8的输入2端、电阻 R22的输入I端;运算放大器讥、似、邯州4、邯、服、价、现、邯、仍0、仍1、仍2的输入I端分 别连接电阻 Rl、R2、R3、R4、R6、R7、R8、R9、R12、R15、R23、R25 的输入 I 端，运算放大器 Ul、 U2、U3、U4的输入3端分别连接二极管D1、D2、D3、D4的输入I端，电阻Rl、R2、R3、R4的输 入2端连接二极管D1、D2、D3、D4的输入2端及R5、R11的输入I端，运算放大器U5、U6、U7、 U8的输入3端分别连接二极管D5、D6、D7、D8的输入2端，电阻R6、R7、R8、R9的输入2端 连接二极管D1、D2、D3、D4的输入I端及R10、R14的输入I端，Rll的输入2端连接R12的输入I端及U9的输入I端，R14的输入2端连接UlO的输入I端及R15的输入I端，R13、 R16的输入I端分别连接运算放大器U9、U10的输入2端，R13及R16的输入2端接地，R12 的输入2端连接U9的输入3端及R18的输入I端，R15的输入2端连接UlO的输入3端及 R17的输入I端，R17、R18、R19、R20、R21、R22的输入2端相连后连接电阻R23的输入I端及Ull的输入I端，R26、R27的输入I端分别连接UlI，U12的输入2端，R26、R27的输入2 端接地，R23的输入2端连接Ull的输入3端及R24的输入I端，R24的输入2端连接U12 的输入I端及R25的输入I端，R25的输入2端连接U12的输入3端后作为输出信号。[0007]本发明的有益效果是:本发明电路简单实用、生产成本低、电路可靠、信号选择表决无滞后、设计调试方便，能够比较容易解决控制系统四余度驱动信号的综合问题，实现了控制器到执行部件的交叉余度表决，能够简化控制器设计，从而提高整个系统的可靠性。。【专利附图】
【附图说明】[0008]图1是本发明四余度模拟信号硬件表决电路图。【具体实施方式】[0009]下面结合附图对本发明的【具体实施方式】做进一步说明。[0010]参见图1，本发明一种四余度模拟信号硬件表决电路，主要包括四片具有高增益的四运算放大器芯片、八个二级管及若干电阻；四余度输入信号分别为S1、S2、S3、S4 ;输入信号SI连接运算放大器Ul、U5的输入2端、电阻R19的输入I端；输入信号S2连接运算放大器U2、U6的输入2端、电阻R20的输入I端；输入信号S3连接运算放大器U3、U7的输入 2端、电阻R21的输入I端；输入信号S4连接运算放大器U4、U8的输入2端、电阻R22的输入I端;运算放大器仍、似、仍、说、邪、诎、价、邯、现、讥0、讥1、讥2的输入I端分别连接电阻 Rl、R2、R3、R4、R6、R7、R8、R9、R12、R15、R23、R25 的输入 I 端，运算放大器 Ul、U2、U3、 U4的输入3端分别连接二极管Dl、D2、D3、D4的输入I端，电阻Rl、R2、R3、R4的输入2端连接二极管01、02、03、04的输入2端及R5、R11的输入I端，运算放大器U5、U6、U7、U8的输入3端分别连接二极管D5、D6、D7、D8的输入2端，电阻R6、R7、R8、R9的输入2端连接二极管Dl、D2、D3、D4的输入I端及RIO、R14的输入I端，Rll的输入2端连接R12的输入I 端及U9的输入I端，R14的输入2端连接UlO的输入I端及R15的输入I端，R13、R16的输入I端分别连接运算放大器U9、U10的输入2端，R13及R16的输入2端接地，R12的输入2 端连接U9的输入3端及R18的输入I端，R15的输入2端连接UlO的输入3端及R17的输入I端，町7、1?18、1?19、1?20、1?21、1?22的输入2端相连后连接电阻R23的输入I端及Ull的输入I端，R26、R27的输入I端分别连接UlI，U12的输入2端，R26、R27的输入2端接地， R23的输入2端连接Ull的输入3端及R24的输入I端，R24的输入2端连接U12的输入I 端及R25的输入I端，R25的输入2端连接U12的输入3端后作为输出信号。[0011]最典型且有效的四余度模拟信号表决策略为:去除四信号中的最大、最小值而取中间两信号的均值作为表决输出值，本设计就采用了这种策略。[0012]本设计电路按功能可以分为三部分，即:最大模拟信号选择、最小模拟信号选择、 表决信号输出，见图1所示。S1、S2、S3、S4为四余度模拟信号。[0013]虚线框隔离第一部为最大值选择电路。除去二极管作用外，最大致选择电路由四个电压跟随器并联形成，二极管在最大信号选择中的作用是必不可少的，利用二极管的单 向导电性，使得仅输出电平高的那个二极管导通，其它二极管截止，因而高电平体现到输出 端，而低电平不被体现。R5为负载电阻，串入VRl (相对地是-15V)的目的是使得最低电平 范围能够接近-15V;[0014]虚线框第二部分为最小值选择电路。同样，二极管在此也起到隔离作用，由于二极 管的导通方向相对第一部分相反，使得输出低电平的那个二极管导通，其它二极管截止，因 而低电平体现到输出端，而高电平不被体现。RlO为负载电阻，串入VR2(相对于地是+15V) 的目的是使得最高输出电平范围能够接近+15V ；[0015]经过第一及第二部分，四余度信号中的最大值、最小值分别被选择出来。第 三部分电路的作用是去除四信号中最大值及最小值的影响，将中间两信号的作用输出 到输出端Vout。为了得到两中间值的输出均值，在此部分应选择R11=R12，R14=R15, R17=R18=R19=R20=R21=R22=2*R23,R24=R25即可，最大值最小值被选择出来后先被取反，而 后与原始四信号相加，使得最大值信号与最小值信号被去除，经R23后得到两信号的均值 对应的负值，经最后一级反相器后输出。
【权利要求】
1.一种四余度模拟信号硬件表决电路，其特征为:所述表决电路主要包括四片具有高 增益的四运算放大器芯片、八个二级管及若干电阻；四余度输入信号分别为S1、S2、S3、S4 ； 输入信号SI连接运算放大器Ul、U5的输入2端、电阻R19的输入I端；输入信号S2连接 运算放大器U2、U6的输入2端、电阻R20的输入I端；输入信号S3连接运算放大器U3、U7 的输入2端、电阻R21的输入I端；输入信号S4连接运算放大器U4、U8的输入2端、电阻 R22的输入I端;运算放大器讥、似、诎、况、邯、服、价、现、邯、仍0、仍1、仍2的输入I端分 别连接电阻 Rl、R2、R3、R4、R6、R7、R8、R9、R12、R15、R23、R25 的输入 I 端，运算放大器 Ul、 U2、U3、U4的输入3端分别连接二极管Dl、D2、D3、D4的输入I端，电阻Rl、R2、R3、R4的输 入2端连接二极管D1、D2、D3、D4的输入2端及R5、R11的输入I端，运算放大器U5、U6、U7、 U8的输入3端分别连接二极管D5、D6、D7、D8的输入2端，电阻R6、R7、R8、R9的输入2端 连接二极管D1、D2、D3、D4的输入I端及R10、R14的输入I端，Rll的输入2端连接R12的 输入I端及U9的输入I端，R14的输入2端连接UlO的输入I端及R15的输入I端，R13、 R16的输入I端分别连接运算放大器U9、U10的输入2端，R13及R16的输入2端接地，R12 的输入2端连接U9的输入3端及R18的输入I端，R15的输入2端连接UlO的输入3端及 R17的输入I端，R17、R18、R19、R20、R21、R22的输入2端相连后连接电阻R23的输入I端 及Ull的输入I端，R26、R27的输入I端分别连接UlI，U12的输入2端，R26、R27的输入2 端接地，R23的输入2端连接Ull的输入3端及R24的输入I端，R24的输入2端连接U12 的输入I端及R25的输入I端，R25的输入2端连接U12的输入3端后作为输出信号。
【文档编号】H03K19/08GK103516351SQ201210201466
【公开日】2014年1月15日 申请日期:2012年6月18日 优先权日:2012年6月18日
【发明者】杜永良 申请人:中国航空工业集团公司西安飞机设计研究所