专利名称：一种基于ad9954芯片和fpga的任意信号发生器的制作方法
技术领域：
本实用新型涉及一种信号发生器，尤其涉及一种基于AD9954芯片和FPGA的任意信号发生器。
背景技术：
信号发生器是用来产生各种电子信号的仪器.直接数字合成(DDS)技术是从相位概念出发，用不同的相位给出不同的电压幅度，最后滤波，平滑输出的频率。DDS可以产生任意波形以及输出波形相位连续的特点，在信号发生器的设计中广泛被应用。用FPGA模拟DDS的算法，虽然可以产生出波形，但是由于受到系统时钟的限制，无法输出高频率波形，因此无法满足用户需要高频率波形的需求。AD9954芯片是ADI公司采用DDS技术生产的高集成度的频率合成器，它能产生200MHZ的模拟正弦波。AD9954芯片内含1024*32RAM，可以实现高速调制，并支持了几种扫频模式。但是由于AD9954芯片的频率控制字只有32bit，输出正弦波的频率最少只能做到
0.1Hz，因此无法满足低频率波形的要求。
发明内容本实用新型的目的在于提供一种结构简单、可以产生任意波形的基于AD9954芯片和FPGA的任意信号发生器。为实现上述目的，本实用新型采用以下设计方案，其包括远程机PC模块、AD9954芯片、FPGA模块、数模转换模块、CPU、显不模块、用于参数输入和波形选择的按键模块、为FPGA模块和AD9954芯片提供时钟的时钟模块、对AD9954芯片产生的正弦波进行过零比较并输出数字方波信号的信号预处理模块、信号选择模块和幅度控制模块，所述的按键模块、显示模块和远程机PC模块与CPU相连接，所述的CPU与FPGA模块相连接，所述的信号预处理模块、时钟模块、数模转换模块、幅度控制模块与FPGA模块相连接，所述的信号预处理模块、时钟模块还与AD9954芯片相连接，所述的数模转换模块的输出端连接信号选择模块的输入端，所述的信号选择模块的输出端连接幅度控制模块的输入端。所述的FPGA模块设有包括时钟管理模块、控制模块和DDS管理模块，所述的控制模块和DDS管理模块分别与时钟管理模块相连接。所述的信号发生器还包括通讯模块，所述的通讯模块与CPU相连接，所述的通讯模块包括USB、LAN、GPIB接口。所述的信号发生器还包括存储模块，所述的存储模块与FPGA模块相连接。所述的时钟模块为有源晶振。所述的信号预处理模块为高速电压比较器。本实用新型采用以上设计方案，通过AD9954芯片可以产生IKHZ 200Mhz的正弦波，FPGA模块与数模转换模块的配合，并且采用DDS算法，可以产生其他波形的信号，进而实现产生任意信号；通过设计按键模块和显示模块，使得用户的操作更加方便；通过设远 程机PC模块，实现了远程操作。
以下结合附图和具体实施方式
对本实用新型作进一步详细的说明:
图1为本实用新型结构示意图。
具体实施方式
如图1所示，本实用新型包括远程机PC模块1、AD9954芯片2、FPGA模块3、数模转换模块4、CPU 5、显示模块6、用于参数输入和波形选择的按键模块7、为FPGA模块3和AD9954芯片2提供时钟的时钟模块8、对AD9954芯片产生的正弦波进行过零比较，并输出数字方波信号的信号预处理模块9、信号选择模块10和幅度控制模块11，所述的按键模块
7、显示模块6和远程机PC模块I与CPU 5相连接，所述的CPU 5与FPGA模块3相连接，所述的信号预处理模块9、时钟模块8、数模转换模块4、幅度控制模块11与FPGA模块3相连接，所述的信号预处理模块9、时钟模块8还与AD9954芯片2相连接，所述的数模转换模块4的输出端连接信号选择模块10的输入端，所述的信号选择模块10的输出端连接幅度控制模块11的输入端。所述的FPGA模块3设有包括时钟管理模块31、控制模块32和DDS管理模块33，所述的控制模块32和DDS管理模块33分别与时钟管理模块31相连接。所述的信号发生器还包括通讯模块12，所述的通讯模块12与CPU 5相连接，所述的通讯模块12包括USB、LAN、GPIB接口。所述的信号发生器还包括存储模块13，所述的存储模块13与FPGA模块3相连接。所述的时钟模块8为有源晶振。所述的信号预处理模块9为高速电压比较器。本实用新型的工作原理如下:I) FPGA模块3、数模转换模块4与AD9954芯片2是整个信号发生器的核心，实现了产生信号发生器的所有波形。AD9954芯片2用于产生IKHZ 200Mhz的正弦波，FPGA模块3与数模转换模块4配合，采用DDS算法，用于产生其他信号；2) CPU 5可以采用三星的S3C2416，主要为了实现人机交互，而且其外挂的FLASH(非易失性存储器)可以用于存放FPGA模块3的下载程序，可以有效缩小配置所需的板空间；3)按键模块7、显示模块6、与CPU 5配合主要实现波形选择、参数输入，以及任意波波形编辑等功能，使用户的操作更加便捷；4)通讯模块12挂接在CPU 5上，实现USB，LAN, GPIB的驱动程序，这样可以与远程的PC机模块I或者其他的设备通讯；5)时钟模块8选择高精度的有源晶振，为FPGA模块3和AD9954芯片2提供时钟；6)信号预处理模块9由高速比较器构成的，高速电压比较器对AD9954芯片2产生的正弦波进行过零比较，输出数字方波信号，提供给FPGA模块3 ；7)时钟管理模块31用来产生方波和脉冲波，并给数模转换模块4提供时钟，产生波形；8)信号选择模块10是用来选择不同的信号进入幅度控制模块11。当用户选择波形为IKHZ以上的正弦波，信号选择模块10选择AD9954芯片2的输出信号进入幅度控制模块11 ;当用户选择波形为方波或者任意波，信号选择模块10将选择方波信号进入幅度控制模块11 ;当用户选择其他信号时，信号选择模块10将选择数模转换模块4的输出信号进入幅度控制模块11 ;9)幅度控制模块11是根据用户输入的幅度信息，输出相应的幅度值；10)储存模块13式用来放置用户输入的任意波形数据，实现数据保存、调用、删除等功能；11)远程机PC模块I配合通讯模块，可以实现用户需求的参数输入，让用户在PC上远程控制信号发生器。
权利要求1.一种基于AD9954芯片和FPGA的任意信号发生器,其特征在于:其包括远程机PC模块、AD9954芯片、FPGA模块、数模转换模块、CPU、显示模块、用于参数输入的按键模块、为FPGA模块和AD9954芯片提供时钟的时钟模块、对AD9954芯片产生的正弦波进行过零比较并输出数字方波信号的信号预处理模块、信号选择模块和幅度控制模块，所述的按键模块、显示模块和远程机PC模块与CPU相连接，所述的CPU与FPGA模块相连接，所述的信号预处理模块、时钟模块、数模转换模块、幅度控制模块与FPGA模块相连接，所述的信号预处理模块、时钟模块还与AD9954芯片相连接，所述的数模转换模块的输出端连接信号选择模块的输入端，所述的信号选择模块的输出端连接幅度控制模块的输入端。
2.根据权利要求1所述的一种基于AD9954芯片和FPGA的任意信号发生器,其特征在于:所述的FPGA模块设有包括时钟管理模块、控制模块和DDS管理模块，所述的控制模块和DDS管理模块分别与时钟管理模块相连接。
3.根据权利要求1所述的一种基于AD9954芯片和FPGA的任意信号发生器,其特征在于:所述的信号发生器还包括通讯模块，所述的通讯模块与CPU相连接，所述的通讯模块包括 USB、LAN、GPIB 接口。
4.根据权利要求2或3所述的一种基于AD9954芯片和FPGA的任意信号发生器，其特征在于:所述的信号发生器还包括存储模块，所述的存储模块与FPGA模块相连接。
5.根据权利要求1所述的一种基于AD9954芯片和FPGA的任意信号发生器,其特征在于:所述的时钟模块为有源晶振。
6.根据权利要求1所述的一种基于AD9954芯片和FPGA的任意信号发生器,其特征在于:所述的信号预处理模块为高速电压比较器。
专利摘要本实用新型公开了一种基于AD9954芯片和FPGA的任意信号发生器，其包括远程机PC模块、AD9954芯片、FPGA模块、数模转换模块、CPU、显示模块、用于参数输入的按键模块、为FPGA模块和AD9954芯片提供时钟的时钟模块、对AD9954芯片产生的正弦波进行过零比较并输出数字方波信号的信号预处理模块、信号选择模块和幅度控制模块，所述的按键模块、显示模块和远程机PC模块与CPU相连接，所述的CPU与FPGA模块相连接，所述的信号预处理模块、时钟模块、数模转换模块、幅度控制模块与FPGA模块相连接，信号预处理模块、时钟模块还与AD9954芯片相连接，数模转换模块的输出端连接信号选择模块的输入端，信号选择模块的输出端连接幅度控制模块的输入端。本实用新型结构简单、可以产生任意波形的信号。
文档编号H03B28/00GK203014744SQ20122073874
公开日2013年6月19日 申请日期2012年12月28日 优先权日2012年12月28日
发明者周慰君, 蔡振越, 江志明, 陈焕洵 申请人:福建利利普光电科技有限公司