可以免于使用部分脉冲的转换器的制造方法
【专利摘要】本发明公开了一种可以免于使用部分脉冲的转换器，包含：至少一转换级，用以依据指令信号来接收外部时钟信号或指令触发时钟信号以产生采样信号；以及指令触发时钟信号产生电路，用以依据所述指令信号来产生所述指令触发时钟信号。假如所述指令触发时钟信号可以在所述转换级产生所述采样信号的周期时段中具有部分脉冲，则所述转换级会使用所述外部时钟信号来产生所述采样信号但不会使用所述指令触发时钟信号来产生所述采样信号。所述转换器可免于使用所述部分脉冲来错误地采样所述指令信号。
【专利说明】可以免于使用部分脉冲的转换器
【技术领域】
[0001]本发明涉及一种转换器，特别涉及一种可免于使用部分脉冲的转换器。
【背景技术】
[0002]图1绘示了公知技术的转换器100的方块图。如图1所示，转换器100包含串接的多个转换级(shifting stage) 101、103以及105。转换级101会依据外部时钟信号CLKE (也称作自由运行(free running)时钟信号)来采样指令信号CMDO。然而，假如所有转换级使用外部时钟信号CLKE来采样指令信号，则外部时钟信号源就必须驱动大负载，因而需要高电力供应。
[0003]因此，转换器100可还包含指令触发时钟信号产生电路(command triggeringclock signal generating circuit) 107,以产生指令触发时钟信号CLKC(也称作本地(local)时钟信号)。当指令信号(像是此实施例中的CMDO)抵达时，会产生指令触发时钟信号CLKC。指令触发时钟信号CLKC不会一直运作，但是会在指令信号于所述多个转换级之间进行转换的期间保持运作。在图2的例子中，位在转换级101之后的所述多个转换级，也就是说，转换级103和105，都是使用触发时钟信号CLKC来采样从先前的转换级所输出的指令信号。
[0004]然而,指令触发时钟信号CLKC可能会具有「部分脉冲(partial pulse)」的问题。图2绘示了应用于图1中的转换器的外部时钟信号CLKE与指令触发时钟信号CLKC的示意图。如图2所示，由于外部时钟信号CLKE与指令信号CMDO所具有的不同路径，指令触发时钟信号CLKC的第一脉冲Pl可能会具有不完整的脉冲宽度(un-complete pulse width),这样的情形被称作「部分脉冲」。假如使用这样的部分脉冲来采样指令，则转换级可能会进入不稳定状态，导致在此转换级的输出端的不可预测行为，假如发生这不可预测行为的话，则转换链(shift-chain)会产生错误并造成指令失败(command-fail)。
[0005]图3绘示了图1所示的例子中的时钟信号与指令信号之间的关系的示意图。通过图3可更清楚地了解上述「部分脉冲」的问题。如图3所示，使用了外部时钟信号CLKE的上升缘edl来采样指令信号CMDO以产生指令信号CMDl的高水平。在普通情形中，指令信号CMD2应该通过指令触发时钟信号CLKC的上升缘ed2对指令信号CMDl采样而在时间Tl出现，然而，由于指令信号CMDl是由部分脉冲Pl的上升缘ed3所采样，故指令信号CMD2的高水平会出现在错误的时间T2，因而产生错误的指令信号CMD2，并且使得依据指令信号CMD2所产生的其它指令信号也会有误。
【发明内容】
[0006]本发明的目的之一在于公开一种在指令触发时钟信号可能具有部分脉冲时不使用指令触发时钟信号的转换器。
[0007]因此，本发明的一实施例公开了可以免于使用部分脉冲的转换器，其包含:至少一转换级，用以依据一指令信号接收一外部时钟信号或一指令触发时钟信号以产生采样信号；以及一指令触发时钟信号产生电路，用以依据所述指令信号来产生所述指令触发时钟信号。假如所述指令触发时钟信号可以在所述转换级产生所述采样信号的一周期时段具有一部分脉冲，则所述转换级会使用所述外部时钟信号来产生所述采样信号但不会使用所述指令触发时钟信号来产生所述采样信号。
[0008]本发明的另一实施例公开了一种可以免于使用一部分脉冲的转换器，其包含:一第一转换级，用以使用一外部时钟信号来采样一指令信号以产生一第一采样指令信号；一第二转换级，用以使用一外部时钟信号来采样所述第一采样指令信号以产生一第二采样指令信号；一第三转换级，用以依据所述第二采样指令信号来使用一指令触发时钟信号以产生一第三采样指令信号；以及一指令触发频率产生电路，用以依据所述指令信号产生所述指令触发时钟信号。
[0009]基于上述实施例，由于在指令触发时钟信号可能具有部分脉冲的周期期间不会使用指令触发时钟信号来采样指令信号，因此转换器可免于使用部分脉冲来错误地采样指令信号。
【专利附图】
【附图说明】
[0010]图1是公知技术的转换器的方块图。
[0011]图2是应用于图1中的转换器的外部时钟信号CLKE以及指令触发时钟信号CLKC的时序图。
[0012]图3是图1中所示的例子中的时钟信号与指令信号之间的关系的时序图。
[0013]图4是依据本发明的一实施例的转换器的方块图。
[0014]图5是应用于图4中`的转换器的外部时钟信号CLKE以及指令触发时钟信号CLKC的示意图。
[0015]图6是图4中所示的实施例中的时钟信号与指令信号之间的关系的时序图。
[0016]其中，附图标记说明如下:
[0017]100、400转换器
[0018]101、103、105、401、403、405转换级
[0019]107,407指令触发时钟信号产生电路【具体实施方式】
[0020]在说明书及之前的权利要求书当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及之前的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的基准。在通篇说明书及之前的权利要求书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接或间接的电连接手段。因此，若文中描述一第一装置耦接到一第二装置，则代表所述第一装置可直接电连接于所述第二装置，或通过其它装置或连接手段间接地电连接到所述第二装置。
[0021]图4绘示了依据本发明的一实施例的转换器400的方块图。图5绘示了应用于图4中的转换器的外部时钟信号CLKE以及指令触发时钟信号CLKC的示意图。请一同参考图4与图5以更清楚了解本发明的技术。如图4所示，转换器400包含多个转换级401、403以及405，其可为串接的触发器(flip flop)。转换级401使用外部时钟信号CLKE来采样指令信号CMD (X-2)，以产生第一采样指令信号CMD (X-1)。第二转换级403仍使用外部时钟信号CLKE来采样第一采样指令信号CMD (X-1)，以产生第二采样指令信号CMD (X)。第三转换级405使用指令触发时钟信号CLKC来采样第二采样指令信号CMD(X)，以产生第三采样指令信号CMD (X+1)。转换器400也包含指令触发时钟信号产生电路407，用以依据指令信号CMD (X-2)来产生指令触发时钟信号CLKC。
[0022]请注意，假如转换器400使用图1所示的结构，则第二转换级403应该使用指令触发时钟信号CLKC来采样第二转换级403内的采样指令，而非使用外部时钟信号CLKE。转换级401、403以及405可提供于转换器400中的任何部份，也就是说，转换级401可以是转换器中的起始转换级(starting shifting stage),但也可以是转换器中任何位置上的转换级。另外，本发明的结构并不限制于图4所示的实施例，举例来说，转换级405可被设计来使用外部时钟信号CLKE以采样转换级405内的指令信号输入，而转换级405的下一转换级则是使用指令触发时钟信号CLKC。
[0023]因此，也可将图4中所示的转换器400归纳为一种转换器，其包含:至少一转换级，用以依据一指令信号CMD (X-2)接收一外部时钟信号CLKE或一指令触发时钟信号CLKC来产生采样信号(例如，CMD (X-1)、CMD(X)，或是CMD (X+1));以及一指令触发时钟信号产生电路，用以依据所述指令信号来产生所述指令触发时钟信号CLKC。假如所述指令触发时钟信号可能在一转换级产生所述采样信号的一周期时段中具有一部分脉冲，则所述转换级(像是图4中的转换级403)会使用外部时钟信号CLKE来产生所述采样信号，而不会使用所述指令触发时钟信号来产生所述采样信号。
[0024]在图4所示的实施例中，指令触发时钟信号CLKC的第一脉冲Pl ( 一般由设计的tCKmin来决定)是发生在周期(X-1)处，因而指出部分脉冲可能会出现在指令触发时钟信号CLKC的周期(X-1)中，针对这个情形，转换级401与转换级403会使用外部时钟信号CLKE,因此确保当指令触发时钟信号CLKC中的「部分」脉冲发生时，转换级405 (遇到指令触发时钟信号CLKC的第一级)处不会存在有指令信号CMD(X)，在这个情形中，因为没有数据可供采样，部分脉冲便不会造成伤害。在「部分」时钟周期中，指令信号CMD(X-1)是由转换级401所产生。指令信号CMD (X-1)将会在下一时钟周期⑴中传递到指令信号CMD (X)。由于部分脉冲发生在周期(X-1)，因此确保了指令信号CMD(X)在部分脉冲的发生时间不会有数据。
[0025]图6绘示了图4中所示的实施例中的时钟信号与指令信号之间的关系的时序图。如图6所示，外部时钟信号CLKE的上升缘edl会采样指令信号CMD(X-2)，因而产生指令信号CMD (X-1)的高水平。此外，外部时钟信号CLKE的上升缘ed2会采样指令信号CMD (X-1)，因而产生指令信号CMD(X)的高水平。接下来，指令触发时钟信号CLKC的上升缘ed3会采样指令信号CMD(X)，因而产生指令信号CMD(X+1)的高水平。基于图6，因为并不使用部分脉冲Pl来采样任何指令信号，所以通过本发明所公开的技术便可避免部分脉冲Pl所造成的错误。
[0026]基于上述实施例，由于在指令触发时钟信号CLKC可能具有部分脉冲的周期期间并不会使用指令触发时钟信号CLKC来进行指令信号的采样，因此转换器可避免使用部分脉冲来错误地采样指令信号。[0027]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种可以免于使用一部分脉冲的转换器，其特征在于，包含: 至少一转换级，用以依据一指令信号来接收一外部时钟信号或一指令触发时钟信号以产生采样信号；以及 一指令触发时钟信号产生电路，用以依据所述指令信号来产生所述指令触发时钟信号; 其中假如所述指令触发时钟信号可以在所述转换级产生所述采样信号的一周期时段中具有一部分脉冲，则所述转换级会使用所述外部时钟信号来产生所述采样信号但不会使用所述指令触发时钟信号来产生所述采样信号。
2.如权利要求1所述的转换器，其特征在于，所述外部时钟信号会由一外部时钟源直接传送到所述转换级。
3.如权利要求1所述的转换器，其特征在于，所述转换级是一触发器。
4.一种可以免于使用一部分脉冲的转换器，其特征在于，包含: 一第一转换级，用以使用一外部时钟信号来采样一指令信号，以产生一第一采样指令信号; 一第二转换级，用以使用一外部时钟信号来采样所述第一采样指令信号，以产生一第二采样指令信号； 一第三转换级，用以依据所述第二采样指令信号来使用一指令触发时钟信号以产生一第三采样指令信号；以及 一指令触发频率产生电路，用以依据所述指令信号产生所述指令触发时钟信号。
5.如权利要求4所述的转换器,其特征在于,所述外部时钟信号会由一外部时钟源直接传送到所述转换级。
6.如权利要求4所述的转换器，其特征在于，所述第三转换级会使用所述指令触发时钟信号来采样所述第二采样指令信号以产生所述第三采样指令信号。
7.如权利要求4所述的转换器，其特征在于，所述第一转换级是所述转换器的一起始转换级。
8.如权利要求4所述的转换器，其特征在于，所述转换级是一触发器。
【文档编号】H03K5/156GK103780232SQ201310405092
【公开日】2014年5月7日 申请日期:2013年9月6日 优先权日:2012年10月18日
【发明者】卡洛·穆知德, 史考特·史密斯 申请人:南亚科技股份有限公司