一种提供带有高线性互导性能的轨到轨输出的电路的制作方法
【专利摘要】一种提供带有高线性互导性能的轨到轨输出的电路。本发明的电路和方法提供了轨到轨的输出级，取消了在输出级中三极管的非线性成分，并允许外部电流源和比例器件控制输出级的空载电流，因此使得输出级空载电流无关于制造过程、温度和电源提供电压。输出级一般包括一个补充的分支电路，一个电流镜和一个输出驱动器。输出级从外部电源接收一个输入信号和一个偏置电压，并分别产生一个推力电流流入负载和一个拉力电流流出负载。当推力电流等于拉力电流时，就称输出级“空载”。偏置电压控制空载电流。通过使用相似元件仿制输出级产生的电压和电流，偏置电压产生电路提供一个偏置电压使输出级的空载点无关于制造过程、温度和电源提供电压。
【专利说明】一种提供带有高线性互导性能的轨到轨输出的电路
【技术领域】:
[0001]本发明提供了轨到轨输出级的电路和方法。特别地，本发明关于轨到轨输出级的电路和方法不使用反馈来提供高线性度，这种在互导中提供高线性度的方法，允许设计者控制空载电流，且该电流无关于制造过程、温度和电源提供电压。
【背景技术】:
[0002]轨到轨输出级在已知技术中广泛应用。典型的轨到轨输出级包括两个互补极性的共源(或共射)的三极管，其漏极(或集电极)连接到一起以形成一个连接到负载的结点，其源极(或射极)连接到电源提供电压的正极和负极，其栅极(或基极)连接到两个源于外部输入信号的驱动信号。这些输出级在提供最接近电源激励极限的输出信号电压和在给定的噪声水平提供最大信号噪声比率非常有用。
[0003]许多已知的提供轨到轨输出级的电路和方法，存在非线性的输入到输出传输特性。这些非线性的输入到输出传输特性会导致信号失真，特别是在高频信号中使用负反馈修正输出级的非线性将得到限制的开环增益。因此，需要在输出级中不使用反馈得到高线性度。
[0004]在轨到轨输出级中，经常需要一个已知的流入输出级各个三极管的空载电流。在输出级既不驱动电流流入也不拉动电流流出与输出结点连接的负载时，该空载电流流入三极管。通过在输出级的三极管中保持空载电流，输出级的交越失真保持到最小值。但是，空载电流会很难控制，因为构成输出级的元件的制造过程、温度和电源提供电压各不相同。
【发明内容】
:
[0005]根据前述，本发明的第一个目的是提供实现高线性度的轨到轨输出级。
[0006]本发明的第二个目的是提供在输出级互导中实现高线性度的轨到轨输出级。
[0007]本发明的第三个目的是提供允许设计者控制空载电流的轨到轨输出级。
[0008]本发明的第四个目的是提供不使用反馈实现高线性度的轨到轨输出级。
[0009]本发明的第五个目的是提供空载电流无关于元件制造过程、温度和电源提供电压的轨到轨输出级。
[0010]本发明的技术解决方案:
[0011]根据本发明，提供了实现这些和其他目的的轨到轨输出电路和方法。特别地，本发明提供的轨到轨输出级的电路和方法，取消了在输出级电容器之间互导的非线性组分，并允许输出级的空载电流受电流源和器件大小比率的控制，而无关于制造过程、温度和电源提供电压。
[0012]总的来讲，在功能层面上，根据本发明的输出级可被构造，包括一个双三极管互补电路，一个电流镜电路，一个输出驱动器电路。这些电路被安排以使得输入信号能提供到双三极管互补电路和输出驱动器电路。一个偏置电压连接到双三极管互补电路。双三极管互补电路和输出驱动电路也可以连接到一个激励电压。双三极管互补电路驱动电流镜电路。电流镜电路和输出驱动电路共享一个共同端，其连接到负载。负载也连接到地，其具有一个在两个提供电压之间的电位。
[0013]在实施中，如下所述，根据本发明优先制造的输出级从外部电源接受输入信号，从偏置产生器接收偏置电压。响应于输入信号，输出驱动器会产生一个推力电流流入负载。响应于输入信号和偏置电压的差值，双三极管互补电路会使分支电路电流流入电流镜。电流镜从负载拉出一个拉力电流，该电流与分支电路电流成比例。当由输出驱动器流入负载的推力电流等于从负载流出到电流镜的拉力电流时，就称输出级“空载”，因为流过负载的净电流为O。负载电流对输入电压的响应,称为互导。
[0014]尽管输出驱动器提供至少一些推力电流并且电流镜拉出至少一些拉力电流，但是本发明的输出级提供稳定的线性互导。线性互导是通过输出级使用拉力电流通道的互导中取消的非线性组分匹配推力电流通道中的非线性成分来实现的。当提供一个足够大的电压作为输入信号，推理电流和拉力电流其中之一将停止流动。一旦这些电流其中之一停止流动，输出级停止取消输出信号中的非线性组分，并且，取而代之的是，输出级进入AB阶段操作，其中功率提高。
[0015]本发明的输出级可以包括偏置电压生成电路来为输出级提供电压作为偏置电压。这些偏置电压生成电路通过模拟在空载点的输出级产生的三极管电压和电流来产生需要的偏置电压。同时，空载电流可设置成与器件大小比率和参考电流源相关的比率。偏置电压生产电路为轨到轨输出级产生偏置电压，这样在输出级产生需要的无关于整体电路制造过程、温度和电源提供电压的空载电流。
[0016]对比专利文献:CN202602615U —种轨到轨使能信号的控制电路及电平转换电路201220089503.7
【专利附图】
【附图说明】:
[0017]在考虑了以下具体的描述后，本发明上述的和其它目的和优点将是显而易见的，结合附图，相同的参考符号表示相同的部件，并且其中:
[0018]图1是一种已知的在轨到轨输出级中一对输出三极管的原理示意图；
[0019]图2是根据本发明的轨到轨输出级的一种实例的原理示意图；
[0020]图3是图2电路中输入信号(Vin)和推力电流(Ip)、拉力电流(IN)、输出电流(Itot)之间的电压电流关系的说明图；
[0021]图4是根据本发明的根据NMOS FET驱动的输入信号来安排的轨到轨输出级的第二种实例的原理示意图；
[0022]图5是根据本发明的包含三极管的轨到轨输出级的第三种实例的原理示意图；
[0023]图6是根据本发明的产生需要的偏置电压的偏置电路的一种实例的原理示意图。
【具体实施方式】:
[0024]根据本发明，提供轨到轨输出级的电路和方法是公开的。本发明的轨到轨输出级实现高线性度，而不使用反馈通过匹配和取消输出级中三极管大信号互导的固有非线性组分。设计者可通过器件大小比率和参考电流来控制空载电流。
[0025]为计算方便，饱和FET的电流电压等式在这里用阈值电压以公式表示，并且对N沟道或P沟道增强型FET阈值电压参量(“VT”)是正的。同样，没有在两端之间表示的电压是参考于接地点的，接地端也没有必要示出。
[0026]图1显示了已知的在一个轨到轨输出级中一对输出三级管的电路图20。如图所示，电路20包括PMOS FET22和NMOS FET24，并且它们的漏极26和28 —起连接到负载30，它们的源极32和34分别连接到Vdd和Vss (正和负端)，它们的栅极40和42分别连接到正相输入端44和反相输入端46。负载30也连接到接地端31，其电位通常是Vdd和Vss之间的电压值。
[0027]为使驱动电路20中的三极管使负载30产生电流，必须提供驱动电压给输入端44和46。当驱动电压提供到输入端44时，这样此时FET22源极到栅极的电压(Vse)超过它的PMOS阈值电压(VTP)，一个电流从漏极26流出。这个电流由FET22源极到栅极电压控制。当驱动电压提供到输入端46，这样此时FET24栅极到源极电压(Ves)超过它的NMOS阈值电压(VTN)，一个电流流入漏极28。这个电流由FET24栅极到源极电压控制。
[0028]FET22和24产生在负载30的总电流是流出漏极26电流和流入漏极28电流的差值。于是，当流出漏极26电流超过流入漏极28电流时，一个电流流过负载30到接地端31。当流出漏极26电流小于流入漏极28电流时，一个电流从接地端31流到负载30。最终，当流出漏极26电流等于流入漏极28电流时，就称输出级达到空载点，并且无电流流过负载
30。在空载点，流出漏极26和流入漏极28的电流称作FET22和24的空载电流(“IQ”)。
[0029]图2显示了根据本发明的提供高线性度和设计者可控的空载电流的电路。如图所示，输出级60包括一个PMOS FET62和一个NMOS FET64，并且它们的漏极一起连接到负载66，它们的源极分别连接到Vdd和Vss。负载66也连接到接地端67，其电位通常是Vdd和Vss之间的电压值。输出级66还包括:一个NMOS FET72，其和NMOS FET64共同构成一个电流镜74;—个NMOS FET76和一个PMOS FET78，它们共同构成一个双三极管互补电路80。如上所述，FET64的栅极连接到FET72的栅极和漏极以及FET78的漏极。FET72的源极连接到Vsso FET78的源极和基体终端(以消除基体效应)连接到FET76的源极。FET76的漏极连接到Vddo PMOS FET62和NMOS FET76的栅极由Vin驱动，PMOS FET78的栅极连接到Vbiaso
[0030]电流镜74的目的是返回接近输入电流I1M倍的电流In，为此，NMOS FET64可由M个相同的NMOS FET72的并行副本进行构建，放置在靠近FET72的地方以减少热差异。
[0031]为以上说明的目的，图1以及后来的图4、5和6显示了以CMOS工艺制造的集成电路的例子。在这些图中，上述集成电路的P型衬底连接到Vss，PM0S晶体管的基体连接到Vdd(在图中未明显示出)。在图2中，FET78的基体端和源极端的连接消除了基体到源极电压对阈值电压的影响(“基体效应”)。根据本发明，所有在这里描述的电路可以用P型或其它CMOS工艺实现，或者不同于图中的N型工艺连接PMOS基体。
[0032]虽然使用PMOS和NMOS FET62、64、72、76和78的电路图60在上述说明，但是在此领域的技术人员会了解上述的一些或者所有器件可被不同极型的FET和相同或不同极型的BJT代替。同样地，虽然未被说明，但是FET76的漏极电流可被替代或包括在I.，例如，通过在Vdd与FET62源极和FET76漏极的结合点之间插入一个电阻。
[0033]输出级60通常用作跟随器。负载66在Vin和Vbias提供的输入控制下产生电流IQUT。1ut是推力电流Ip (由FET62的漏极提供)与拉力电流In (由FET64的漏极提供)差值。如流出图1中FET22漏极的电流，电流Ip由Vin直接控制，并且是电压Vdd和Vin差值的函数。[0034]不同于流入图1中FET24漏极的电流，流入FET64漏极的电流In不直接受单一的、专用的输入控制。更深地，电流In是Vin和Vbias端信号的组合的函数。基于Vin和Vbias端的电压，电流I1流过分支电路80。如前述，分支电路80用作类似于一个NMOS FET，其阈值电压受Vbias控制，互导参数是FET76和78的组合。电流I1也流过电流镜74的FET72。基于电流镜的电流比率，电流In以M倍电流I1流过FET72的速率流入FET64的漏极。
[0035]转到图3，本发明的高线性度和设计者可控空载电流的特性以图形方式说明。图3显示了在Vin端(图2)产生的输入信号函数相关的电流Ip、In和IOT。如图3所示，Ip和In在说明的电压范围内无线性。因为图2中的FET在打开时是饱和的，电流Ip和In遵从平方率关系。对一个匪OS FET，例如图2中的FET64来说，这种平方率关系数学上逼近以下公
式:In = Kngsn— VTi) (I)
[0036]在这种NMOS FET中，In是在图2中定义的漏电流，Kn是互导参数，VesN是栅极到源极电压，Vtn是阈值电压。
[0037]对一个PMOS FET例如图2中的FET62来说，这种平方率关系数学上逼近以下公式:Ip = Kp (VGS.P— VTP) (2)
[0038]在这种PMOS FET中，Ip是在图2中定义的漏电流，Kp是互导参数，Vsep是源极到栅极电压，Vtp是阈值电压。
[0039]为等式(I) (2)的准确度，参见图2，对于PMOS FET来说，这是明显的，Ip可由以下等式代替=Ip = Kp (Vdd-Vin-Vtp) 2 (3)
[0040]两者选其一地，等式(3)也可表述如下:
[0041]Ip = KpVDD2-2KpVDDVTp+KpVIN2+2KpVINVTp+KpVTp2 (4)
[0042]为了用Vin类似地表示电流In，考虑输出级60的拓扑结构和分支电路80及电流镜74的特性是必要的。首先，通过观察输出级60的拓扑结构，明显地，FET76的栅极到源极电压Ves76加上FET78的源极到栅极电压Vse78等于输入信号电压Vin减去偏置电压Vbias。这个关系可由以下等式表示:
[0043]Vgs76+Vsg78 — Vin-Vbias ⑶
[0044]同样地，因为流入FET76漏极的电流Id76和流出FET78漏极的电流Id78是相同的，I1可由以下等式表示山=Id76 = Id78 (6)
[0045]由于存在平方率关系，FET76的漏极电流可由以下等式逼近表示:
[0046]Id76 — K76 (VGS76_VT76) (7 )
[0047]在FET76中，K76是互导参数，Vgs76是栅极到源极电压，Vt76是阈值电压。
[0048]等式(7)也可两者选其一地表示为:Vcs76= VT76+(ID76/K76)1/2 (8)
[0049]同样地，由于存在平方率关系，FET78的漏极电流可由以下等式逼近表示:
[0050]Id78 — K78 (VSG78_VT78) (9)
[0051]在FET78中，K78是互导参数，Vsg78是源极到栅极电压，Vt78是阈值电压。
[0052]等式(9)可两者选其一地表示为:Vse78= V178+(Id78A78) 1/2 (10)
[0053]联立等式(5)、(6)、(8)和(10)以及I1，明显地，I1可由以下等式表示:
[0054]I1 = Kc (Vin-Vbias-Vt76-Vt78) 2 (11)
[0055]其中Kc是分支电路80的互导参数并由以下等式定义:[0056]Kc = 1/(1/Κ761/2+1/Κ781/2)2 (12)
[0057]因为根据电流镜74的电流比率，In与FET72的电流成M倍比例，还因为FET72的电流等于分支电路80的电流I1,电流In可由以下等式表示:
[0058]In = MI1 = MKc (Vin-Vbias-Vt76-Vt78) 2 (13)
[0059]或者两者选其一地表示为:
[0060]In = MKcVin2-2MKcVinVT76-2MKcVinVT78+MKcVbias2+2MKcVbiasVT78+MKcVT762 + 2MKcVT76VT78+MKcV178 (14)
[0061]参见上述的等式(4)，明显地，KpVin2是在Vin中唯一的非线性Ip的成分，因为Vdd和Vtp是无关于Vin的。同样地，参见上述的等式(14)，明显地，MKJin2是在Vin中惟一的非线性In的成分，因为Vbias、Vt76和Vt78无关于Vin。
[0062]为实现Vin到Vott的线性变化，消除Ip和In中的非线性组分是必要的。如上述，Iqut是Ip和In的差值，又如以下等式表不:
[0063]1ut = Ip-1n (15)
[0064]有根据地，消除Ip和In的非线性成分可通过匹配和取消Ip和In的非线性成分来完成。为使这样成立，以下等式必须满足:
[0065]KpVin2 = MKcVin2 (16)
[0066]或者两者选其一地表示为:KP = MKc (17)
[0067]因此，通过选择一个带有互导Kp的FET62的组合，互导为K76和K78的FET76和78，得到一个组合的互导K。，选择FET64和72，电流镜得到一个电流比率Μ，这样，等式(17)满足，输出电流1tt是Vin线性相关的函数。
[0068]虽然通过在等式中约束取消了输出级60Vin到K。关系的并行非线性度，但提供设计者可控的空载电流Iq (当Iqut为O时流过器件62和64的电流)仍是重要的。在图2中，两个单独的通道连接Vin到K。，一个较高通道(Ip)通过PMOS器件62，一个较低通道(In)通过其它器件。各自地，非线性、大信号的曲线控制这两个通道，如图3所示，虽然在Itot中取消了这些曲线的非线性部分，两条曲线相交于点94，在这点，Ip等于In且电流值为Iq (即空载电流)。Ip和In曲线的相交发生在Vin的一个特定值，该值称为“Vinq”。
[0069]图2中的偏置电压Vbias可用来设置空载电流值IQ。这是因为，在图2电路和等式
(13)也是明显的，Vbias直接偏移Vin对In的影响。当Vbias在正、负方向上变的更大，Vin的值会获得一个给定的In的相同量的变化值，对应以上分别为正、负。图3曲线中的这个影响是分别向左或向右偏移In曲线。根据数学表达式，Vbias偏移In曲线而不是Ip曲线。同时，可变的Vbias会改变交点电流Iq和相关的电压值VINQ。
[0070]通过分析输出级60的输入输出(Vin到Kc)关系，明显地，Vinq和In依据Vbias的形式和Vbias的值是必要的，以提供一个需要的Iq值，相关的Vinq值和1tt与Vin的简单关系。根据等式(3)和(13)并使用简化的等式:
[0071]Vtc = V176+V178, Iqut可由以下等式表不为:
[0072]1ut = Ip-1n = Kp (Vdd-Vin-Vtp) 2_MKc (Vin-Vbias-Vtc) 2 (18)
[0073]使用等式(17)先前的线性化情况来消去因数MK。并重组表达式:
[0074]1ut = Kp [ (Vdd-Vtp) 2_ (VBIAS+VTC) 2_2VIN (Vdd-Vtp-Vbias-Vtc) ] (19 )
[0075]当Iqut=O这种情况时,重组给出等式:[0076]Vinq= (VDD-VTP+VBIAS+VTC)/2 (20)
[0077]当Vin=Vinq时，空载电流Iq，其值为Ip (或IN)，可表示为:
[0078]Iq = [Kp (Vdd-Vtp-Vbias-Vtc) 2] /4 (21)
[0079]最后一个表达式可重组为包含给出空载电流Iq的Vbias表达式:
[0080]Vbias = Vdd-Vtp-Vtc-2 (IQ/Kp)1/2 (22)
[0081]这样一个电压可在Vbias产生器电路中使用下述类似的晶体管来驱动，并且这个Vbias产生器电路的输出可同时驱动多个输出级60。
[0082]由于提供的Vbias的值,输入空载电压变为:
[0083]Vinq = Vdd-Vtp-2 (IQ/Kp)1/2 (23)
[0084]当提供适合的等式(22)中的Vbias值并且满足等式(17)的线性情况时，等式(19)的输入输出关系可简化为(使用前面的结果):
[0085]1ut = -4 (KpIq) 1/2 (Vin-Vinq) (24)
[0086]只要在输出级60中的FET工作在饱和状态并且特别地，电流导通，等式(24)就有效。在这种约束下，等式(24)是通用的或大信号下的结果，而不是常见情况下，信号偏移是微弱的线性模型。这是本发明的一个主要优点。等式(17)的线性情况Kp = MK。容易满足，因为其中的4个因数:FET76的大小(在等式(12)中决定K76和K。的大小);FET78的大小(在等式(12)中决定K78和K。的大小);FET72和64相关于电流镜比率M的大小比率；FET62相关于因数Kp的大小。这4个因数以不同方式满足等式(17)。
[0087]为使输出级60取消如上所述的电流Ip和In中的非线性组分，FET62和64必须导通电流，并且输出级60处于工作模式A。一旦FET62和64其中之一关断，输出级60取消非线性的特性将不起作用，并且，输出级不处在工作模式A而进入工作模式AB，这种模式功率将提闻。
[0088]图4的输出级100是一个可选的输出级60的实例。在输出级100中，Vin驱动一个NMOS FET102而不是如图2中输出级60所做的驱动一个PMOS FET0
[0089]类似于输出级60，输出级100包括NMOS FET102和PMOS FET104,并且它们的漏极一起连接到负载106，它们的源极分别连接到Vss和VDD。负载106也连接到接地端107，其电位通常是Vdd和Vss之间的电压值。流过负载106的电流Iqut是流出FET104漏极电流和流入FET102漏极电流的差值。输出级100还包括:PM0S FET112，其与PMOS FET104构成比率为1:M的电流镜114 ；PM0S FETl 16和NMOS FETl 18共同构成双晶体管互补电路120。如上所述，FET104的栅极连接到FETl 12的栅极和漏极以及FETl 18的漏极。FETl 12的源极连接到VDD。FETl 18的源极连接到FETl 16的源极，并同样连接到FETl 16的基体(以消除基体效应)。FETl 16的漏极连接到Vss。NMOS FET102和PM0SFET116的栅极由Vin驱动，NOMSFETl 18的栅极连接到VBIAS。
[0090]虽然只说明了包含PMOS和NMOS FET102、104、112、116和118的电路100，但是此领域的技术人员会了解其中或所有的这些器件可用不同极型的FET，相同或不同极型的BJT替代。同样，虽然未被提及，FET116的漏极可被覆盖或包括在Itot中，例如，在Vss与FET102的源极与FET116的漏极的结合点之间插入一个电阻。
[0091]输出级100不同于图2的输出级60，它是一个负到正或“倒转”的补偿。用PMOS器件替代NMOS器件，电路60和100的操作还是完全类似的，反之亦然。分析输出级100和输出级60的操作，有以下结果。为提及图2方便，饱和FET电流电压等式在此用公式表示，PMOS和NMOS增强型器件的阈值电压参数(“VT”)均为正。参数Kn和Vtn描述输出驱动器NMOS FET102的特性。双晶体管互补电路120，类似于图2的分支电路80，可由混合参数VT。和K。描述，定义如下:
[0092]Vtc = VT118+VT116 (25)
[0093]以及 [0094]Kc = l/(l/K1181/2+l/K1161/2) (26)
[0095]当满足以下条件时，Ip和In中的Vin非线性函数组分在Itot中取消。条件如下:
[0096]Kn = MKc (27)
[0097]当条件满足时，要求的Vbias的值实现一个所需的空载电流Iq，表达式为:
[0098]Vbias = Vss+Vtn+Vtc+2 (Iq/Kn) 1/2 (28)
[0099]当给出Vbias的值时，Vin相关的空载电压值为Vinq,表示为:
[0100]Vinq = VSS+VTN+(IQ/KN)1/2 (29)
[0101]最终输入输出表达式为:
[0102]1ut = -4 (KnIq) 1/2 (Vin-Vinq) (30)
[0103]图5说明了根据本发明的包含BJT的输出级150。在功能层面上，输出级150和图4输出级100工作方式类似。虽然输出级150包含BJT166、170、176和186以及FET190、192和194，但是输出级150的部分或所有BJT可由相同或不同极型的FET替代，同时或另外，部分或所有FET可由相同或不同机型的BJT取代。更深地，虽然图5说明了包含BJT的输出级与输出级100以类似的方式工作，但是，其他包含BJT的输出级，例如一个包含BJT的、与输出级60工作方式类似的输出级可根据本发明制造。
[0104]如图5所不，输出级150包括双晶体管互补电路182,—个电流镜158, —个输出驱动器电路166和一个抗饱和的PNP BJT176 ο分支电路182包括一个PMOS FET190，一个电阻188和一个NPN BJT186。FET190的栅极连接到Vin，其漏极连接到Vss。电阻器188的一端连接到FET190的源极，该源极也连接到FET190的基体(以消除基体效应)，电阻器另一端连接到NPN BJT186的发射极。BJT186的基极连接到VBIAS。电流镜包括PMOS FET192和PMOS FET194。FET192的漏极和栅极以及FET194的栅极连接到BJT186的集电极。FET192和194的源极连接到VDD。FET194的漏极连接到负载154的一端。负载154的另一端连接到接地端153，接地端电位为Vdd和Vss之间的任一电压值。
[0105]输出驱动器电路156包括NPN BJT170,电阻172，NPN BJT166和电流源168 (该电流源可由电阻替代或完全忽略)。BJT170的集电极连接到负载154的一端和FET194的漏极，BJT170的射极连接到电阻172的一端。电阻172的另一端连接到Vss。BJT170的基极连接到BJT166的射极和电流源168。电流源168也连接到Vss。BJT166的集电极连接到Vdd^且其基极连接到Vin和PNPBJT176的发射极。
[0106]PNP BJT176的基极连接到BJT170的集电极，并且其集电极连接到Vss。
[0107]虽然图5说明了含有电阻172和188的电路150，但是，这些电阻其中之一或者所有可被完全忽略或由电路结点的连接来替代。
[0108]如图2和图4中的输出级60和100，输出级150产生推力电流Ip和拉力电流In来控制负载154上的电流。响应于产生在Vbias端的偏置电压和在Vin端的输入信号,产生Ip。特别地，当NPN三极管186和PMOS FET190分别由Vbias和Vin驱动时，Ic流过BJT186,电阻188和分支电路182的FET190。如图2的分支电路80和图4的分支电路120与分支电路182具有相等的阈值电压，且是可变的，并由在Vbias端产生的偏置电压控制。响应于Ic，电流镜158导致Ip流出PMOS FET194的漏极，并且Ip以因数M正比于Ic，进而流入负载154和(或者)输出驱动其电路156。
[0109]输出驱动器电路156响应于在Vin端提供的输入信号产生IN。在此领域，电路156更好地作为一个衰减的共集电极，共发射极的对。为防止三极管170饱和，PNP BJT176提供给输出级150来减少当三极管170集电极电压低于阈值电压时流入三极管166基极的电流。
[0110]图6说明了为一个或多个输出级60 (图2)提供偏置电压Vbias的电路200。电路200通过模拟输出级60在空载点94时输出级60产生的电压电流来产生所需的偏置电压。更深地，电路200产生在各个元件的电压与输出级60对应产生的电压是相同的。例如，在FET218、210、208、216和214上产生的栅极到源极，及在多数情况下漏极到源极的电压，分别等于在输出级50中，在FET62、64、72、76和78上产生的电压。
[0111]电路200这些元件产生的电流等于或正比于输出级60对应原件产生的电流。例如，为传递能量，电路200的电流相对于输出级60会缩小比例。电路200中晶体管的大小，互导(“K”)参数也必须根据它们的电流缩小一定比例以获得相同的工作电压。通过模拟在相同操作情况下输出级60产生的电压和电流，电路200产生一个偏置电压,这样输出级60产生的空载电流无关于集成电路制造过程、温度和电源提供电压的变化，而仅和电路200中电流源和器件大小比率有关。通过以这种方式模拟电路60，电路200中器件有关的过程、温度和电源提供电压趋向于在电路60中取消这些因素。
[0112]电路200产生的所需的偏置电压Vbias由电流源202和204控制。电流源202和204使用已知电路和方法实现。电流源202和204产生的电流可能等于或正比于输出级60所需的空载电流IQ。电流源202和204产生的每个电流驱动两个重叠的负反馈回路之一。这些负反馈回路在FET214、216和218的栅极产生电压，来使得电流源202和204产生的全部电流流过FET210、212和218。
[0113]一个负反馈回路从结点240追溯到FET216的栅极，通过双晶体管互补电路232，电流镜206，共发-共基放大器FET212再回到结点240。这个反馈回路调节回路中的电压电流从电流源202的精确值修正I2的偏差，来保持电流I2为电流源202的精确值。更深地，如果FET210和212不导通电流源202的精确值，那么流入结点240的DC电流不会等于流出结点240的DC电流。如基尔霍夫电流定律所述，结点240的电压会随着晶体管电容量的升和降而开始增加或减少。结点240电压的增加或减少会导致一个恢复效应，FET212和212的电流会趋向于电流源202的全部值。
[0114]例如，如果FET210和212漏极的电流减少至电流源202的精确值以下，那么结点240的电压会在正方向上变得更大。这种电压的增大会导致FET216和218栅极电压增加，并且FET214栅极电压由于FET218的反相作用而减小。因为FET214和216栅极电压的增力口，在分支电路232的I3会增加至图2中分支电路80的13。这种分支电路232中电流的增加会导致FET212和电流镜206中FET210的电流增加，因此，电流I2恢复至电流源202的精确值。[0115]另一个负反馈回路从FET214的栅极，通过分支电路232，电流镜206，共发-共基放大器FET212追溯到FET218的栅极，再通过FET218回到Vbias端。与第一反馈回路相同，这个反馈回路保持流过FET218的电流I4为电流源204的精确值。如果FET218不导通电流源204的精确值，那么流入结点242的DC电流不会等于流出结点242的DC电流。如基尔霍夫电流定律所述，结点243的电压会随着晶体管电容量的升和降而开始增加或减少。结点242电压的增加或减少会导致一个恢复效应，FET218的电流会趋向于电流源204的全部值。
[0116]例如，如果流过FET218的电流I4减少至电流源204的精确值以下，那么结点242的电压会在正方向上变得更小。这种结点242和分支电路232中FET214栅极电压的降低，会导致流过分支电路232电流I3的增加。响应于电流I3的增加，电流镜206会导致I2的成比例增加。如上所述，这种电流的增加会导致结点240和FET218栅极的电压降低。这种FET218栅极电压的降低会导致一个恢复效应，使FET218的电流I4增加至电流源204的精确值。
[0117]如上所述，因为选择FET218、216、214、208和210来建立分别对应于输出级60中产生在FET62、76、78、72和64的电压及电流相同的电压和相同或成比例的电流，这些反馈回路产生的电压是输出级60在空载点94产生的电压。更深地，因为流过FET218的电流I4匹配或正比于FET62的电流Iq，下述是明显的，FET218的栅极电压等于输出级60的Vin空载电压VINQ。同样地，因为流过FET210的电流I2匹配或正比于FET64的电流Iq，下述是明显的，流过分支电路232的电流I3匹配或正比于输出级60中流过FET76、78和72的电流I10因为分支电路232用途类似与分支电路80，FET216的栅极电压等于输出级60在空载点Vin的电压VINQ，在空载点94流过分支电路232的电流I3等于分支电路80的电流I1，所以FET214的栅极电压Vbias等于输出级60实现空载所需的VBIAS。
[0118]如图6所说明的，共发-共基放大器FET212和电容器220提供到电路200。在连接到其栅极的参考电压226的控制下，共发-共基放大器FET212允许修正FET210漏极到源极电压，这样在空载点FET210的Vds等于FET64 (图2)的VDS。电容220通过防止振荡来使在Vbias产生器中的反馈回路稳定。电容220连接到Vbias和地230之间。这是期望的，但不是强制的，安放电容220在Vbias,因为在输出端，安放一个支配的稳压器是期望的。电路220不仅仅用来防止振荡使反馈回路稳定，还用来保证在Vbias多数频率情况下和吸收瞬态电流的低输出阻抗。
[0119]图6的偏置电压Vbias产生器200包括晶体管，这些晶体管的操作情况模拟图2中输出级60。每个其它的输出级都是电路60的变化情况，例如图4和图5中的，同样还有其它未被说明的变化情况，它们都需要一个偏置电压Vbias产生器。在每种情况下，偏置电压产生器等同于电路200,并可由上述电路200和与电路60的关系制造。
[0120]在此领域的技术人员会理解，本发明可由其它实例来实现，且本发明仅限于下述的权利要求。
【权利要求】
1.一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:轨到轨输出级响应于在信号输入端接收到的输入信号产生输出信号，使负载产生负载电流，输出级包括:一个输出驱动器，由输入信号控制，并至少控制负载的负载电流，该输出驱动器包括一个对应于输入信号的含有控制端的三极管，并含有一个平方率因数K (安培每伏特平方);一个补充分支电路，由输入信号和偏置电压控制，其包括两个不同极型的三极管，产生分支电路电流，并含有一个组合的平方率因数K。(安培每伏特平方);一个电流镜，由分支电路电流控制，并至少控制负载的负载电流，含有一个电流比率M ;其中的分支电路和电流镜在输出级产生第一非线性成分，该成分取消了输出驱动器在输出级产生的第二非线性成分，并且输出驱动器、分支电路和电流镜是预先设置的以使得平方率因数K等于平方率因数K。乘以电流比率M。
2.根据权利要求1所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:输出级中的偏置电压影响输出级产生的空载电流；输出驱动器是一个PMOS FET，其栅极连接到信号输入端，漏极驱动负载的负载电流；输出驱动器是一个NMOS FET，其栅极连接到信号输入端，漏极驱动负载的负载电流；输出驱动器包括一个NPN型三极管，其基级连接到信号输入端，集电极驱动负载的负载电流；输出驱动器还包括一个PNP型三极管，其基极对应于上述NPN型三极管的集电极的电压，发射级使得上述NPN型三极管对输入信号的响应减弱。
3.根据权利要求2所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:输出驱动器包括:一个第一 NPN型三极管，其基极对应于信号输入端；一个第二 NPN型三极管，其基极对应于第一 NPN型三极管的发射极，集电极驱动负载的负载电流；一个PNP型三极管，其基极对应于第二 NPN型三极管的集电极，发射极使得第一 NPN型三极管的基极对信号输入端的响应减弱。
4.根据权利要求2所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:分支电路包括:一个NMOS FET，其栅极响应于信号输入端，还包含一个源极；一个PMOSFET,其栅极响应于偏置电压，漏极传递分支电路电流到电流镜，源极响应于上述NMOS FET的源极；分支电路包括:一个PMOS FET，其栅极响应于信号输入端，还包含一个源极；一个NMOS FET,其栅极响应于偏置电压，漏极传递分支电路电流到电流镜，源极响应于上述PMOSFET的源极；分支电路包括:一个PMOS FET，其栅极响应于信号输入端，还包含一个源极；一个NPN型三极管，其发射极对应于上述PMOS FET的源极，基极响应于偏置电压，集电极传递分支电路电流到电流镜。
5.根据权利要求1所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:电流镜包括:一个第一 NMOS FET，包含一个漏极和栅极，对应于分支电路的输出；一个第二 NMOS FET，其漏极驱动负载的负载电流，栅极对应于第一 NMOS FET的漏极和栅极；一个第一 PMOS FET，包含一个漏极和栅极，对应于分支电路的输出；一个第二 PMOS FET，其漏极驱动负载的负载电流，栅极对应于第一 PMOS FET的漏极和栅极。
6.根据权利要求1所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:当输入信号等于DC电压而且偏置输入等于偏置电压时,输出级含有一个空载点并产生空载电流，其包括:一个第一电流源，产生正比于空载电流的第一电流；一个三极管，第一电流量通过它，至少包括第一电流的一部分，该电流成分响应于输入电压控制第一电流量的通过，并且当输入电压等于DC电压时，通过的第一电流量等于第一电流；一个第二电流镜，其电流镜输出通过一个第二电流量，至少包括第二电流的一部分，该电流成分响应于第二分支电路电流控制第二电流量的通过；一个第二电流源，产生正比于空载电流的第二电流，并响应于通过第二电流镜的第二电流量来改变输入电压；一个第二补充分支电路，其含有一个由输入电压控制的第一输入，一个响应于通过三极管的第一电流量是否等于第一电流的第二输入，一个响应于第二分支电路中第一输入和第二输入来产生第二分支电路电流的输出，这样，当第二分支电路产生第二分支电流，并导致通过第二电流镜的第二电流量等于第二电流且输入电压等于DC电压时,第二输入存在偏置电压；一个电容，通过防止振荡来使电路稳定；一个共源共栅的三极管，来修正电流镜输出的电压。
7.根据权利要求1所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:响应于在信号输入端的输入信号，产生一个输出信号使负载有负载电流，其包括:选择一个含有一个平方率因数K (安培每伏特平方)的输出驱动器，其包括一个含有控制端的三极管，一个含有组合平方率因数K。(安培每伏特平方)的补充分支电路，一个含有电流比率M的电流镜，这样平方率因数K等于组合平方率因数K。乘以电流比率M ;使用三极管控制至少一部分的负载电流，这样，控制端就响应于输入信号；在补充分支电路中产生一个分支电路电流，该电路包括响应于输入信号和偏置电压的两个不同极型的三极管；使用电流镜响应于分支电路电流来控制至少一部分负载电流；使用分支电路电流和电流镜来在输出信号中产生第一非线性成分，该成分取消了在输出驱动器产生的输出信号中的第二非线性成分。
8.根据权利要求7所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:偏置电压会影响在输出驱动器和电流镜中产生的空载电流；输出驱动器是一个PMOSFET,其栅极对应于信号输入端,漏极驱动负载的负载电流；输出驱动器是一个NMOS FET,其栅极对应于信号输入端，漏极驱动负载的负载电流；输出驱动器包含一个NPN型三极管,其基极对应于信号输入端，集电极驱动负载的负载电流；输出驱动器还包含一个PNP型三极管，其基极对应于上述NPN型三极管的集电极电压，其发射极使得上述NPN型三极管的基极对输入信号的响应减弱；输出级包括一个其基极连接到信号输入端的第一 NPN型三极管；一个第二 NPN型 三极管，其基极响应于第一 NPN型三极管的集电极电压、射极驱动负载的负载电流；一个PNP型三极管，其基极响应于第二 NPN型三极管集电极的电压，其发射极使得第一 NPN型三极管的基极对输入信号响应减弱。
9.根据权利要求7所述的一种提供带有高线性互导性能的轨到轨输出的电路，其特征是:分支电路包括:一个NMOS FET，其栅极响应于信号输入端；一个PMOS FET，其栅极响应于偏置电压，漏极传递分支电路电流到电流镜，源极响应于上述NMOS FET的源极；分支电路包括:一个PMOS FET，其栅极响应于信号输入端；一个NMOS FET，其栅极响应于偏置电压，漏极传递分支电路电流到电流镜，源极响应于上述PMOS FET的源极；分支电路包括:一个PMOS FET，其栅极响应于信号输入端；一个NPN型三极管，其发射极对应于上述PMOS FET的源极，基极响应于偏置电压，集电极传递分支电路电流到电流镜；电流镜包括:一个第一NMOS FET，包含一个漏极和栅极，对应于分支电路的输出；一个第二 NMOS FET，其漏极驱动负载的负载电流，栅极对应于第一 NMOS FET的漏极和栅极；电流镜包括:一个第一 PMOSFET，包含一个漏极和栅极，对应于分支电路的输出；一个第二 PMOS FET，其漏极驱动负载的负载电流，栅极对应于第一 PMOS FET的漏极和栅极；产生输出信号的方法包括:在空载点(即当输入信号等于DC电压并且偏置输入等于偏置电压)时产生一个空载电流；使用第一电流源产生一个正比于空载电流的第一电流；在一个三极管中，第一电流量通过它，至少包括第一电流的一部分，该电流成分响应于输入电压控制第一电流量的通过，并且当输入电压等于DC电压时,通过的第一电流量等于第一电流；在一个第二电流镜中，其电流镜输出通过一个第二电流量，至少包括第二电流的一部分，该电流成分响应于第二分支电路电流控制第二电流量的通过；在一个第二电流源中，产生正比于空载电流的第二电流，并响应于通过第二电流镜的第二电流量来改变输入电压；在一个第二补充分支电路中，其含有一个由输入电压控制的第一输入，一个响应于通过三极管的第一电流量是否等于第一电流的第二输入，一个响应于第二分支电路中第一输入和第二输入来产生第二分支电路电流的输出，这样，当第二分支电路产生第二分支电流，并导致通过第二电流镜的第二电流量等于第二电流且输入电压等于DC 电压时,第二输入存在偏置电压；一个电容，通过防止振荡来使电路稳定；使用一个共源共栅的三极管，来修正电流镜输出的电压。
【文档编号】H03K19/0185GK103618538SQ201310608577
【公开日】2014年3月5日 申请日期:2013年11月26日 优先权日:2013年11月26日
【发明者】不公告发明人 申请人:苏州贝克微电子有限公司