一种基于fpga的可配置系数的滤波器及电子设备的制作方法
【专利摘要】本实用新型涉及一种基于FPGA的可配置系数的滤波器，连接至外部MCU，通过外部MCU更新滤波器系数，所述滤波器包括：控制逻辑，具有系数读取地址线和数据读写地址线；并行排列的多个系数存储器，用于存储滤波系数，每个系数存储器中的滤波系数彼此串行排列，多个系数存储器中的滤波系数首尾相接，系数存储器耦合至控制逻辑和外部MCU，并和外部MCU形成滤波器系数更新通道，滤波器系数更新通道中有更新系数地址线；多个采样数据存储器；多个系数存储器中的每个和多个采样数据存储器中的每个耦合至多个乘法器的每个，多个乘法器连接至累加器，在控制逻辑的控制下，滤波运算结果经触发器输出。本实用新型提高了滤波器的处理速度。
【专利说明】—种基于FPGA的可配置系数的滤波器及电子设备
【技术领域】
[0001]本实用新型涉及FPGA，具体涉及到一种基于FPGA的可配置系数的滤波器及电子设备。
【背景技术】
[0002]FPGA (Field — Programmable Gate Array,即现场可编程门阵列)，它是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设计出高速的FIR数字滤波器。
[0003]主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和DSP)的硬核(ASIC型)模块，甚至包含软核及硬核的处理器。
[0004]FIR(Finite Impulse Response,有限长单位冲激响应滤波器)滤波器,是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。
[0005]带有常系数的FI R滤波器是一种线性时间不变数字滤波器。N阶或者长度为N的FIR滤波器输出对应于输入时间序列x[n]的关系由一种有限卷积和的形势给出，具体形式如下:
【权利要求】
1.一种基于FPGA的可配置系数的滤波器，其特征在于，连接至外部MCU，通过外部MCU更新滤波器系数，所述滤波器包括: 控制逻辑，具有系数读取地址线和数据读写地址线； 并行排列的多个系数存储器，用于存储滤波系数，每个系数存储器中的滤波系数彼此串行排列，所述多个系数存储器中的滤波系数首尾相接，所述系数存储器耦合至控制逻辑和外部MCU，并和外部MCU形成滤波器系数更新通道，所述滤波器系数更新通道中有更新系数地址线；根据所述更新系数地址线和/或系数读取地址线，进行所述滤波系数的写入和/或读出； 多个采样数据存储器，用于存储采样数据，每个采样数据存储器中的采样数据彼此串行排列，所述多个采样数据存储器中的采样系数首尾相接，根据数据读写地址线，进行所述采样数据的写入或读出； 所述多个系数存储器中的每个和多个采样数据存储器中的每个耦合至多个乘法器的每个，所述多个乘法器连接至累加器，在控制逻辑的控制下，滤波运算结果经触发器输出。
2.如权利要求1所述的基于FPGA的可配置系数的滤波器，其特征在于，所述外部MCU经扩展内存接口 EMIF与所述多个系数存储器相连接。
3.如权利要求1所述的基于FPGA的可配置系数的滤波器，其特征在于，所述系数存储器为单口模式，控制逻辑中的数据读写地址线和系数更新通道中的更新系数地址线通过多路选择器连接至系数存储器的系数存储器地址端口，所述系数存储器以时分复用方式进行滤波系数的读出或写入。
4.如权利要求1所述的基于FPGA的可配置系数的滤波器，其特征在于，所述系数存储器为双口模式时，控制逻辑中的数据读写地址线和滤波器系数更新通道中的更新系数的地址线连接至系数存储器地址端口，所述系数存储器同时进行滤波系数的读出和写入。
5.如权利要求1-4之一所述的基于FPGA的可配置系数的滤波器，其特征在于，所述滤波器是FIR滤波器。
6.一种电子设备，包括如权利要求1所述的基于FPGA的可配置系数的滤波器以及外部MCU。
【文档编号】H03H17/02GK203617974SQ201320649368
【公开日】2014年5月28日 申请日期:2013年10月21日 优先权日:2013年10月21日
【发明者】王岳, 刘明 申请人:京微雅格（北京）科技有限公司