具有防短路功能的输出级的制作方法
【专利摘要】一种具有防短路功能的输出级包括一功率晶体管、一检测模块、一去能模块、以及一驱动模块。该功率晶体管电性连接于一电压源以及一输出节点之间，且该功率晶体管的一栅极端用以接收一驱动信号。该检测模块用以检测该输出节点上的一输出电压，以判断一短路情况是否发生，并在该短路情况下根据该输出节点上的该输出电压提供一检测信号。该去能模块用以在该短路情况下根据该检测信号提供一去能信号。该驱动模块用以根据该去能信号以及一时钟信号决定是否提供该驱动信号。
【专利说明】具有防短路功能的输出级
【技术领域】
[0001]本发明是有关于一种电子电路。特别是有关于一种具有防短路功能的输出级。
【背景技术】
[0002]在信息时代中，数字电子信号已被广泛地应用在各式电子装置中。在此些电子装置中，不同的电压电平用以代表不同的逻辑数值，如「逻辑O(1gicl)」或「逻辑
I (1gicl)Jo
[0003]在不同的数字电路中，代表不同逻辑数值的电压电平可能有所不同。例如，在操作电压范围为O伏特至1.5伏特的微处理器中，高于1.3伏特的电压电平代表「逻辑1」，而相同的电压电平在操作电压范围为-20伏特至40伏特的电源电路中可能仅代表「逻辑O」。因此，应用于两个不同的数字电路间、用以转换在前一数字电路的操作电压下的电压信号为次一数字电路的操作电压下的电压信号的电压移位器(voltage level shifter)是不可或缺的。
[0004]然而，由于电压移位器是涉及对具有大操作电压范围(例如从-20伏特至40伏特)的电压信号进行处理，若发生短路，则突波电流(inrush current)将严重损害电压移位器及连接至其的数字电路。是以，一种具有防短路功能的输出级当被提出。
【发明内容】
[0005]本发明的一方面提供一种具有防短路功能的输出级。根据本发明一实施例，该输出级包括一功率晶体管、一检测模块、一去能模块以及一驱动模块。该功率晶体管包括一第一端、一第二端以及一栅极端，其中该功率晶体管的该第一端电性连接具有一第一参考电压电平的一电压源，该功率晶体管的该第二端电性连接一输出节点，且该功率晶体管的该栅极端用以接收一驱动信号。该检测模块用以检测该输出节点上的一输出电压，以判断一短路情况是否发生，并在该短路情况下根据该输出节点上的该输出电压提供一检测信号。该去能模块用以在该短路情况下根据该检测信号提供一去能信号，并用以操作性地在一时钟信号的每一周期中停止提供该去能信号。该驱动模块用以根据该去能信号以及该时钟信号决定是否提供该驱动信号。
[0006]本发明的另一方面提供另一种具有防短路功能的输出级。根据本发明一实施例，该输出级包括一第一功率晶体管、一第二功率晶体管、一检测模块以及一保护模块。该第一功率晶体管包括一第一端、一第二端以及一栅极端，其中该第一功率晶体管的该第一端电性连接至具有一第一参考电压电平的一电压源，该第一功率晶体管的该第二端电性连接至一输出节点，且该第一功率晶体管的该栅极端用以接收一第一驱动信号。该第二功率晶体管包括一第一端、一第二端以及一栅极端，其中该第二功率晶体管的该第一端电性连接至具有该第一参考电压电平的该电压源，该第二功率晶体管的该第二端电性连接至该输出节点，且该第二功率晶体管的该栅极端用以接收一第二驱动信号。该检测模块用以检测该输出节点上的一输出电压，以判断一短路情况是否发生，并在该短路情况下根据该输出节点上的该输出电压提供一检测信号。该保护模块用以在一正常情况下提供该第一驱动信号至该第二功率晶体管的该栅极端作为该第二驱动信号，并在该短路情况下根据该检测信号关断该第二功率晶体管。
[0007]是以，通过应用上述一实施例，可实现具有防短路功能的输出级。通过在用以处理具有大操作电压范围的电压信号的电压移位器中使用如此输出级，可避免于短路发生时，突波电流对电压移位器及连接至其的数字电路造成的伤害。
【专利附图】
【附图说明】
[0008]图1为根据本发明一实施例绘示的电压移位器的示意图；
[0009]图2为根据本发明一实施例绘示的第一输出级的示意图；
[0010]图3为根据本发明一实施例绘示的图2中的第一输出级的具体示意图；
[0011]图4为根据本发明一实施例绘示的第二输出级的示意图；
[0012]图5为根据本发明另一实施例绘示的另一方面的第一输出级的示意图；
[0013]图6为根据本发明一实施例绘示的图5中的第一输出级的具体示意图；
[0014]图7为根据本发明另一实施例绘示的另一方面的第二输出级的示意图；
[0015]图8a为根据本发明一操作例所绘示的输出节点上的输出电压的示意图；以及
[0016]图Sb为根据本发明另一操作例所绘示的输出节点上的输出电压的示意图。
[0017][标号说明]
[0018]100:电压移位器 110:输入级
[0019]120:第一输出级 122:驱动模块
[0020]1222:逻辑单元 1224:前置驱动器
[0021]124:检测模块126:去能模块
[0022]1262:延迟单元 1264:闩锁器
[0023]120a:第一输出级 122a:检测模块
[0024]124a:保护模块 130:第二输出级
[0025]132:驱动模块1322:逻辑单元
[0026]1324:前置驱动器 134:检测模块
[0027]136:去能模块1362:延迟单元
[0028]1364:闩锁器130a:第二输出级
[0029]132a:检测模块 134a:保护模块
[0030]Tl:功率晶体管 T2:箝位晶体管[0031 ]T3:晶体管T4:晶体管
[0032]T5:功率晶体管 T6:功率晶体管
[0033]T7:箝位晶体管 T8:晶体管
[0034]T9:晶体管T10:晶体管
[0035]TlOl:晶体管Tll:功率晶体管
[0036]T22:箝位晶体管 T33:晶体管
[0037]T44:晶体管T55:功率晶体管
[0038]T66:功率晶体管 T77:箝位晶体管
[0039]T88:晶体管T99:晶体管
[0040]TlOO:晶体管Co:负载电容
[0041]C2:延迟电容C22:延迟电容
[0042]Rl:限流电阻R2:限流电阻
[0043]R3:限流电阻Rll:限流电阻
[0044]R22:限流电阻R33:限流电阻
[0045]ISl:电流源IS2:电流源
[0046]ISll:电流源IS22:电流源
[0047]VSl:电压源VS2:电压源
[0048]VS3:电压源VS4:电压源
[0049]VSll:电压源VS22:电压源
[0050]VS33:电压源VS44:电压源
[0051]Nout:输出节点N1:节点
[0052]N2:节点N3:节点
[0053]N4:节点Nll:节点
[0054]N22:节点N33:节点
[0055]N44:节点VP:信号
[0056]VN:信号VP2:信号
[0057]VN2:信号V1:电压
[0058]V2:电压V3:电压
[0059]V4:电压VI1:电压
[0060]V22:电压V33:电压
[0061]V44:电压Vol:电压
[0062]Vo2:电压VOUT:输出电压
[0063]I1:电流12:比较电流
[0064]13:比较电流14:电流
[0065]15:电流111:电流
[0066]122:比较电流133:比较电流
[0067]144:电流155:电流
[0068]VGH:电压电平VGL:电压电平
[0069]VDD:电压电平VSS:电压电平
[0070]VMP:电压电平VMN:电压电平
[0071]S1:检测信号S2:去能信号
[0072]S3:控制信号S4:驱动信号
[0073]S5:检测信号Sll:检测信号
[0074]S22:去能信号S33:控制信号
[0075]S44:驱动信号S55:检测信号
[0076]DT:放电时间CT:充电时间
【具体实施方式】
[0077]以下将以图式及详细叙述清楚说明本揭示内容的精神，任何所属【技术领域】中具有通常知识者在了解本揭示内容的较佳实施例后，当可由本揭示内容所教示的技术，加以改变及修饰，其并不脱离本揭示内容的精神与范围。
[0078]关于本文中所使用的『第一』、『第二』、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的元件或操作。
[0079]关于本文中所使用的『电性连接』或『耦接』，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而『电性连接』或『耦接』还可指二或多个元件相互操作或动作。
[0080]关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
[0081]图1为根据本发明一实施例绘示的电压移位器100的示意图。电压移位器100用以接收在第一操作电压范围(例如从O伏特至5伏特)下的一输入信号VIN，并产生在第二操作电压范围(例如从-20伏特至40伏特)下的一输出信号Vout。当注意到，在以下段落中，将以第一操作电压范围小于第二操作电压范围为例进行说明，然而本发明不以此为限。
[0082]在本实施例中，电压移位器100包括一输入级110、一第一输出级120(120a)以及一第二输出级130 (130a)。输入级110电性连接第一输出级120 (120a)以及一第二输出级130(130a)。第一输出级120(120a)以及第二输出级130 (130a)皆电性连接一输出节点Nout以及耦接于输出节点Nout上的一负载电容Co。在本实施例中，输入级110、第一输出级120 (120a)以及第二输出级130 (130a)可由电子电路实现。
[0083]在本实施例中，输入级110用以接收输入电压VIN，并提供信号VP至第一输出级120 (120a)或提供信号VN至第二输出级130 (130a)。第一输出级120 (120a)用以操作性地接收信号VP，并根据信号VP提供电压Vol至输出节点Nout作为输出电压V0UT。第二输出级130 (130a)用以操作性地接收信号VN，并根据信号VN提供电压Vo2至输出节点Nout作为输出电压V0UT。在一实施例中,在输入电压VIN具有一第一电压电平(例如5伏特)的情况下，第一输出级120 (120a)接收信号VP，并提供电压Vol (例如具有电压电平40伏特)至输出节点Nout作为输出电压V0UT。在输入电压VIN具有一第二电压电平(例如O伏特)的情况下，第二输出级130 (130a)接收信号VN，并提供电压Vo2(例如具有电压电平-20伏特)至输出节点Nout作为输出电压V0UT。当注意到，上述实施例仅为例示，实际上电压移位器100中的输入级110、第一输出级120 (120a)以及第二输出级130 (130a)之间的连接关系不以此为限，凡足以令第一输出级120(120a)以及第二输出级130 (130a)实现下述技术内容的连接方式皆可运用于本发明。
[0084]在以下段落中，将提供关于第一输出级120的具体细节，然而本发明不以此为限。
[0085]图2为根据本发明一实施例绘示的第一输出级120的示意图。在本实施例中，第一输出级120包括一功率晶体管Tl、一驱动模块122、一检测模块124以及一去能模块126。在本实施例中，功率晶体管Tl包括一第一端、一第二端以及一栅极端。功率晶体管Tl的第一端电性连接具有一参考电压电平VGH的一电压源VSl，功率晶体管Tl的第二端电性连接输出节点Nout以及检测模块124，且功率晶体管Tl的栅极端电性连接驱动模块122。检测模块124电性连接于输出节点Nout以及去能模块126之间。去能模块126电性连接驱动模块122。驱动模块122电性连接于去能模块126以及功率晶体管Tl的栅极端之间。
[0086]在本实施例中，功率晶体管Tl可用一 P型功率金属氧化物半导体场效应晶体管(MOSFET)实现。驱动模块122、检测模块124以及去能模块126皆可用电子电路实现。
[0087]在本实施例中，功率晶体管Tl用以接收驱动模块122产生的一驱动信号S4,并用以根据驱动信号S4操作性地导通，以提供电压电平VGH至输出节点Nout。检测模块124用以检测输出节点Nout的电压Vol以判断一短路情况是否发生，并在短路情况下根据输出节点Nout上的电压Vol提供一检测信号SI至去能模块126。去能模块126用以接收检测信号SI以及信号VP (例如是时钟信号)，并在短路情况下根据检测信号SI以及信号VP操作性地提供去能信号S2。此外，去能模块126还用以操作性地在信号VP的每一周期中停止提供去能信号S2。驱动模块122用以接收去能信号S2以及信号VP，以根据去能信号S2以及信号VP决定是否产生驱动信号S4。
[0088]举例而言，在一实施例中，在输出节点Nout的电压Vol的电压电平被短路至一低电压电平(如一接地电压电平(如图3中的电压电平VSS(如O伏特))或电压电平VGL (如-20伏特))的情况下，检测模块124判断短路情况发生并据以根据输出节点Nout的电压Vol的低电压电平以输出检测信号SI。去能模块126在接收到检测信号SI且信号VP具有一第一电压电平(如高电压电平)的期间中输出去能信号S2，并在信号VP具有一第二电压电平(如低电压电平)的期间中停止输出去能信号S2。驱动模块122在接收去能信号S2的期间中(亦即短路情况下)停止输出驱动信号S4，并于去能信号S2停止的时间点后重新输出驱动信号S4。功率晶体管Tl于没有接收到驱动信号S4的期间中(亦即短路情况下)去能，以令电压源VSl与输出节点Nout间断路，且功率晶体管Tl于接收到驱动信号S4的期间中(即一般情况下)重新启动以操作性地提供电压电平VGH至输出节点Nout。
[0089]通过上述一实施例，可实现具有防短路功能的电压移位器100。通过使用如此电压移位器处理具有大操作电压范围的电压信号，可避免短路发生时，突波电流对电压移位器100及连接至其的数字电路造成的伤害。
[0090]在以下段落中，将提供关于第一输出级120的更具体细节，然而本发明不以此为限。
[0091]图3为根据本发明一实施例绘示的图2中的第一输出级120的具体示意图。在本实施例中，检测模块124包括一箝位晶体管T2、包括晶体管T3、T4的一电流镜、一电流源ISl以及一限流电阻R1。在本实施例中，晶体管Τ2-Τ4皆为N型晶体管。箝位晶体管Τ2电性连接于输出节点Nout与电流镜(如晶体管Τ3、Τ4)之间。箝位晶体管Τ2的栅极端电性连接具有一电压电平VDD(如5伏特)的一电压源VS3。电流镜中的晶体管Τ3的第一端电性连接箝位晶体管Τ2。电流镜中的晶体管Τ3的第二端电性连接限流电阻Rl。电流镜中的晶体管Τ3的栅极端通过节点Ν2(具有电压V2)电性连接晶体管Τ3的第一端以及电流镜中的晶体管Τ4的栅极端。电流镜中的晶体管Τ4的第一端电性连接一节点NI。电流镜中的晶体管Τ4的第二端电性连接晶体管Τ3的第二端以及限流电阻R1。电流源ISl电性连接于具有电压电平VDD的电压源VS3以及节点NI之间。限流电阻Rl电性连接于电流镜(即晶体管Τ3、Τ4)与具有一电压电平VSS (如O伏特)的一电压源VS2之间。
[0092]在本实施例中，电流源ISl用以产生(例如是提供)流经(例如是流向)节点NI的一比较电流13。电流镜(即晶体管T3、T4)用以根据输出节点Nout的电压Vol产生(例如是汲引(sink))流经(例如是流自于)节点NI的一比较电流12。通过设计比较电流12、13的流量，在短路情况发生而使得比较电流12小于比较电流13下，在节点NI上的电压Vl可被充电至电压电平VDD，以作为检测信号SI。
[0093]举例而言，在一般情况下，输出节点Nout的电压Vol具有电压电平VGH。电流Il根据具有电压电平VGH的电压Vol产生，并流经箝位晶体管T2 (例如箝位晶体管T2根据电压电平VDD导通)、晶体管T3以及限流电阻R1。电流镜(如晶体管T3、T4)根据电流Il自节点NI汲引比较电流12。此时，电流源ISl产生的比较电流13经由晶体管Τ4以及限流电阻Rl流至电压源VS2。因此，此时电荷并未累积于节点NI上，且节点NI并不会被充电至电压电平VDD，故此时检测信号SI并未产生。在短路情况下，输出节点Nout的电压Vol被短路至低电压电平(例如是电压电平VSS (例如是O伏特)或电压电平VGL (例如是-20伏特))。由于电压Vol被短路至低电压电平，电流Il降至零，且比较电流12亦降至零。此时，比较电流12小于比较电流13，且电流源ISl驱动的比较电流13的电荷累积于节点NI上。因此，节点NI被充电至电压电平VDD，以令检测信号SI提供至去能模块126。
[0094]通过如此的操作，检测模块124即可在短路情况发生时提供检测信号SI至去能模块 126。
[0095]此外，在本实施例中，箝位晶体管Τ2用以接收电压电平VDD，并将晶体管Τ3的栅极的栅极电压箝位于相应于电压电平VDD的一箝位电压电平以及电压电平VSS之间。举例而言，若电压电平VDD为5伏特，电压电平VSS为O伏特，且箝位晶体管Τ2的门坎电压(threshold voltage)为0.7伏特,则晶体管T3的栅极的栅极电压被限制于电压电平VSS及箝位电压电平(其值为5伏特-0.7伏特=4.3伏特)。如此一来，于制造上，晶体管T3、T4于栅极端与第二端之间的耐受压差可仅略高于箝位电压电平(4.3伏特)与电压电平VSS(0伏特)的电压电平差，而可降低晶体管T3、T4的尺寸与成本。
[0096]以另一角度而言，前述箝位电压电平当被设计为小于或等于晶体管Τ3、Τ4中任一者的耐受压差与电压电平VSS的总和。
[0097]此外，在一实施例中，限流电阻Rl用以于一般情况下降低流经电流镜(如晶体管Τ3、Τ4)的电流I1、12的流量，以减少于一般情况下电流镜的能量损耗。
[0098]当注意到，在本发明一些实施例中，箝位晶体管Τ2与限流电阻Rl可被省略，故本发明不以上述实施例为限。此外，上述所有电压电平的数值仅为叙述上的例示，实作上，此些数值当可依实际需求改变，不以上述实施例为限。再者，为使叙述情楚，上述段落仅以不同的电压电平(如VGH、VGL、VDD、VSS)为例进行说明，实作上，此些电压电平可依实际需求改变，不以上述实施例为限。
[0099]在本实施例中，去能模块126包括一延迟单元1262以及一闩锁器1264。延迟单元1262电性连接于节点NI与闩锁器1264之间。闩锁器1264电性连接于延迟单元1262与驱动模块122之间。
[0100]延迟单元1262用以接收信号VP以及检测信号SI，并用以在短路情况下，操作性地延迟检测信号SI 一延迟时间，以产生去能信号S2。在本实施例中，前述延迟时间长于或等于电性连接于输出节点Nout的负载电容Co的充电时间，以避免第一输出级120的起始状态被误判断为短路情况。为更清楚解释前述延迟时间，请参照图8a。在第一输出级120的起始状态下，输出节点Nout的电压VoI的电压电平例如是在充电时间CT中从电压电平VGL拉升至电压电平VGH。若去能信号S2落后检测信号SI的延迟时间短于充电时间CT，则在第一输出级120的起始状态下去能信号S2会被错误地输出。因此，在设计上，需使延迟时间长于或等于负载电容Co的充电时间。
[0101]在一实施例中，延迟单元1262为一 R-C延迟单元。通过调整R-C延迟单元中的电阻与电容，可调整去能信号S2落后检测信号SI的延迟时间。
[0102]此外，在信号VP具有一高电压电平且接收到检测信号SI的情况下，延迟单元1262用以输出去能信号S2。此时，延迟单元1262中的电容进行充电。另一方面，在信号VP具有一低电压电平的情况下，延迟单元1262停止输出去能信号S2。此时，延迟单元1262中的电容进行放电。
[0103]在本实施例中，闩锁器1264用以接收去能信号S2以及信号VP，并保持去能信号S2提供至驱动模块122，并用以在时钟信号VP的每一周期中，操作性地清除提供至驱动模块122的去能信号S2。举例而言，在信号VP具有一高电压电平且接收到去能信号S2的情况下，闩锁器1264保持去能信号S2提供至驱动模块122。而在信号VP具有一低电压电平的情况下，闩锁器1264清除保持的去能信号S2。
[0104]在一实施例中，驱动模块122包括一逻辑单元1222(如一与门)以及一前置驱动器1224 (pre-driver)。逻辑单元1222电性连接于去能模块126以及前置驱动器1224之间。前置驱动器1224电性连接于逻辑单元1222与功率晶体管Tl之间。
[0105]在本实施例中，逻辑单元1222用以接收信号VP以及去能信号S2，并根据信号VP以及去能信号S2提供一控制信号S3。前置驱动器1224用以接收控制信号S3，并根据控制信号S3提供驱动信号S4至功率晶体管Tl，以操作性地导通或关断功率晶体管Tl。
[0106]举例而言，在一实施例中，在逻辑单元1222接收到去能信号S2(例如去能信号S2具有低电压电平)时，逻辑单元1222不输出控制信号S3 (例如控制信号S3具有低电压电平)，且前置驱动器1224不提供驱动信号S4至功率晶体管Tl (例如驱动信号S4具有高电压电平)，以令功率晶体管Tl关断。另一方面，在逻辑单元1222没有接收到去能信号S2(例如去能信号S2具有高电压电平)且信号VP具有高电压电平时，逻辑单元1222输出控制信号S3 (例如控制信号S3具有高电压电平)，且前置驱动器1224根据控制信号S3提供驱动信号S4至功率晶体管Tl (例如驱动信号S4具有低电压电平)，以令功率晶体管Tl导通。
[0107]通过上述的一实施例，在短路情况下，功率晶体管Tl将被关闭，以避免突波电流对电压移位器100 (如功率晶体管Tl)及连接至其的数字电路造成的伤害。而在短路情况结束后，第一输出级120可在信号VP具有低电压电平时恢复至一般状态(即功率晶体管Tl根据驱动信号S4操作性地导通与关断)。如此一来，即可实现具有防短路功能的电压移位器 100。
[0108]在以下段落中，将提供关于第二输出级130的具体细节，然而本发明不以此为限。此外，第二输出级130的设置与操作皆与前述第一输出级120类似，故重复的部分将在此不赘述。
[0109]图4为根据本发明一实施例绘示的第二输出级130的示意图。在本实施例中，第二输出级130包括一功率晶体管T11、一驱动模块132、一检测模块134以及一去能模块136。在本实施例中，功率晶体管Tll包括一第一端、一第二端以及一栅极端。功率晶体管Tll的第一端电性连接具有一参考电压电平VGL的一电压源VSl I，功率晶体管Tll的第二端电性连接输出节点Nout以及检测模块134，且功率晶体管Tll的栅极端电性连接驱动模块132。功率晶体管TH、驱动模块132、检测模块134以及去能模块136之间的连接关系可参照第一输出级120中的连接关系，故重复的部分在此不赘述。
[0110]在本实施例中，功率晶体管Tll可用一 N型功率金属氧化物半导体场效应晶体管实现。驱动模块132、检测模块134以及去能模块136皆可用电子电路实现。
[0111]在本实施例中，功率晶体管Tll用以接收驱动模块132产生的一驱动信号S44，并用以根据驱动信号S44操作性地导通，以提供电压电平VGL至输出节点Nout。检测模块134用以检测输出节点Nout的电压Vo2以判断一短路情况是否发生，并在短路情况下根据输出节点Nout上的电压No2提供一检测信号Sll至去能模块136。去能模块136用以接收检测信号Sll以及信号VN (例如是时钟信号)，并在短路情况下根据检测信号Sll以及信号VN提供去能信号S22。此外，去能模块136还用以操作性地在信号VN的每一周期中停止提供去能信号S22。驱动模块132用以接收去能信号S22以及信号VN，以根据去能信号S22以及信号VN决定是否产生驱动信号S44。
[0112]举例而言，在一实施例中，在输出节点Nout的电压Vo2的电压电平被短路至一高电压电平(如电压电平VGH)的情况下，检测模块134判断短路情况发生并据以根据输出节点Nout的电压Vo2的高电压电平输出检测信号S11。去能模块136在接收到检测信号Sll且信号VN具有一第一电压电平(如高电压电平)的期间中输出去能信号S22,并在信号VN具有一第二电压电平(如低电压电平)的期间中停止输出去能信号S22。驱动模块132在接收去能信号S22的期间中(亦即短路情况下)停止输出驱动信号S44，并于去能信号S22停止的时间点后重新输出驱动信号S44。功率晶体管Tll于没有接收到驱动信号S44的期间中(亦即短路情况下)去能，以令电压源VSll与输出节点Nout间断路，且功率晶体管Tll于接收到驱动信号S44的期间中(即一般情况下)重新启动以操作性地提供电压电平VGL至输出节点Nout。
[0113]通过上述一实施例，可实现具有防短路功能的电压移位器100。通过使用如此电压移位器处理具有大操作电压范围的电压信号，可避免短路发生时，突波电流对电压移位器100及连接至其的数字电路造成的伤害。
[0114]在以下段落中，将提供关于第二输出级130的更具体细节，然而本发明不以此为限。
[0115]在一实施例中，检测模块134包括一箝位晶体管T22、包括晶体管T33、T44的一电流镜、一电流源ISll以及一限流电阻R11。在本实施例中，晶体管Τ22-Τ44皆为P型晶体管。箝位晶体管Τ22电性连接于输出节点Nout与电流镜(如晶体管Τ33、Τ44)之间。箝位晶体管Τ22的栅极端电性连接具有一电压电平VMP(如35伏特)的一电压源。电流镜中的晶体管Τ33的第一端电性连接箝位晶体管Τ22。电流镜中的晶体管Τ33的第二端电性连接限流电阻RU。电流镜中的晶体管Τ33的栅极端通过节点Ν22(具有电压V22)电性连接晶体管Τ33的第一端以及电流镜中的晶体管Τ44的栅极端。电流镜中的晶体管Τ44的第一端电性连接一节点Nil。电流镜中的晶体管T44的第二端电性连接晶体管T33的第二端以及限流电阻RlI。电流源ISll电性连接于具有电压电平VSS的电压源VS33以及节点Nll之间。限流电阻Rll电性连接于电流镜(即晶体管T33、T44)与具有一电压电平VGH(如40伏特)的一电压源VS22之间。
[0116]在本实施例中，电流源ISll用以产生(例如是汲引)流经(例如是流自于)节点Nll的一比较电流133。电流镜(即晶体管T33、T44)用以根据输出节点Nout的电压Vo2产生(例如是提供)流经(例如是流向)节点Nll的一比较电流122。通过设计比较电流122、133的流量，在短路情况发生而使得比较电流122小于比较电流133下，在节点Nll上的电压Vll可被放电至电压电平VSS，以作为检测信号SI I。
[0117]举例而言，在一般情况下，输出节点Nout的电压Vo2具有电压电平VGL。电流Ill根据电压源VS22与输出节点Nout间的电压差产生，并流经箝位晶体管T22 (例如箝位晶体管T22根据电压电平VMP导通)、晶体管T33以及限流电阻RU。电流镜(如晶体管T33、T44)根据电流Ill提供比较电流122至节点Nil。此时，节点Nll的电压Vll被充电至一高电压电平(例如电压电平VGH)，故此时检测信号Sll并未产生。在短路情况下，输出节点Nout的电压Vo2被短路至高电压电平(例如是电压电平VGH。由于电压Vo2被短路至高电压电平，电流Ill降至零，且比较电流122亦降至零。此时，比较电流122小于比较电流133，故节点Nll上的电荷被电流源ISll所汲引释放。因此，节点Nll被放电至电压电平VSS,以令检测信号Sll提供至去能模块136。
[0118]通过如此的操作，检测模块134即可在短路情况发生时提供检测信号Sll至去能模块136。
[0119]此外，在本实施例中，箝位晶体管T22用以接收电压电平VMP，并将晶体管T33的栅极的栅极电压箝位于相应于电压电平VMP的一箝位电压电平以及电压电平VGH之间。举例而言，若电压电平VMP为35伏特，电压电平VGH为40伏特，且箝位晶体管T22的门坎电压为0.7伏特，则晶体管T33的栅极的栅极电压被限制于电压电平VMP及箝位电压电平(其值为35伏特+0.7伏特=35.7伏特)。如此一来，于制造上，晶体管T33、T44于栅极端与第二端之间的耐受压差可仅略高于箝位电压电平(35.7伏特)与电压电平VGH (40伏特)的电压电平差，而可降低晶体管Τ33、Τ44的尺寸与成本。
[0120]以另一角度而言，前述箝位电压电平当被设计为大于或等于电压电平VGH与晶体管Τ33、Τ44中任一者的耐受压差的电压差。
[0121]此外，在一实施例中，限流电阻Rll用以于一般情况下降低流经电流镜(如晶体管Τ33、Τ44)的电流111、122的流量，以减少于一般情况下电流镜的能量损耗。
[0122]当注意到，在本发明一些实施例中，箝位晶体管Τ22与限流电阻Rl I可被省略，故本发明不以上述实施例为限。此外，上述所有电压电平的数值仅为叙述上的例示，实作上，此些数值当可依实际需求改变，不以上述实施例为限。再者，为使叙述情楚，上述段落仅以不同的电压电平(如VGH、VGL、VMP、VSS)为例进行说明，实作上，此些电压电平可依实际需求改变，不以上述实施例为限。
[0123]在本实施例中，去能模块136包括一延迟单元1362以及一闩锁器1364。延迟单元1362电性连接于节点Nll与闩锁器1364之间。闩锁器1364电性连接于延迟单元1362与驱动模块132之间。
[0124]延迟单元1362用以接收信号VN以及检测信号SI I，并用以在短路情况下，操作性地延迟检测信号Sll —延迟时间，以产生去能信号S22。在本实施例中，前述延迟时间长于或等于电性连接于输出节点Nout的负载电容Co的充电时间，以避免第二输出级130的起始状态被误判断为短路情况。为更清楚解释前述延迟时间，请参照图Sb。在第二输出级130的起始状态下，输出节点Nout的电压Vo2的电压电平例如是在放电时间DT中从电压电平VGH拉降至电压电平VGL。若去能信号S22落后检测信号Sll的延迟时间短于放电时间DT，则在第二输出级130的起始状态下去能信号S22会被错误地输出。因此，在设计上，需使延迟时间长于或等于负载电容Co的充电时间。
[0125]在一实施例中，延迟单元1362为一 R-C延迟单元。通过调整R-C延迟单元中的电阻与电容，可调整去能信号S22落后检测信号Sll的延迟时间。
[0126]此外，在信号VN具有一高电压电平且接收到检测信号Sll的情况下，延迟单元1362用以输出去能信号S22。另一方面，在信号VN具有一低电压电平的情况下，延迟单元1362停止输出去能信号S22。
[0127]在本实施例中，闩锁器1364用以接收去能信号S22以及信号VN，并保持去能信号S22提供至驱动模块132，并用以在时钟信号VN的每一周期中，操作性地清除提供至驱动模块132的去能信号S22。举例而言，在信号VN具有一高电压电平且接收到去能信号S22的情况下，闩锁器1364保持去能信号S22提供至驱动模块132。而在信号VN具有一低电压电平的情况下，闩锁器1364清除保持的去能信号S22。
[0128]在一实施例中，驱动模块132包括一逻辑单元1322(如一与门)以及一前置驱动器1324。逻辑单元1322电性连接于去能模块136以及前置驱动器1324之间。前置驱动器1324电性连接于逻辑单元1322与功率晶体管Tll之间。
[0129]在本实施例中，逻辑单元1322用以接收信号VN以及去能信号S22，并根据信号VN以及去能信号S22提供一控制信号S33。前置驱动器1324用以接收控制信号S33，并根据控制信号S33提供驱动信号S44至功率晶体管T11，以操作性地导通或关断功率晶体管Tl I。
[0130]举例而言，在一实施例中，在逻辑单元1322接收到去能信号S22(例如去能信号S22具有低电压电平)时，逻辑单元1322不输出控制信号S33 (例如控制信号S33具有低电压电平)，且前置驱动器1324不提供驱动信号S44至功率晶体管Tll (例如驱动信号S44具有低电压电平)，以令功率晶体管Tll关断。另一方面，在逻辑单元1322没有接收到去能信号S22(例如去能信号S22具有高电压电平)且信号VN具有高电压电平时，逻辑单元1322输出控制信号S33 (例如控制信号S33具有高电压电平)，且前置驱动器1324根据控制信号S33提供驱动信号S44至功率晶体管Tll (例如驱动信号S44具有高电压电平)，以令功率晶体管Tll导通。
[0131]通过上述的一实施例，在短路情况下，功率晶体管Tll将被关闭，以避免突波电流对电压移位器100 (如功率晶体管Tll)及连接至其的数字电路造成的伤害。而在短路情况结束后，第二输出级130可在信号VN具有低电压电平时恢复至一般状态(即功率晶体管Tll根据驱动信号S44操作性地导通与关断)。如此一来，即可实现具有防短路功能的电压移位器100。
[0132]在以下段落中，将提供电压移位器100中的另一种态样的第一输出级120a以及另一种态样的第二输出级130a，然而本发明不以此为限。
[0133]图5为根据本发明一实施例绘示的第一输出级120a的示意图。在本实施例中，第一输出级120a包括一功率晶体管T5、一功率晶体管T6、一检测模块122a、以及一保护模块124a。在本实施例中，功率晶体管T5、T6皆具有一第一端、一第二端以及一栅极端。功率晶体管T5的第一端电性连接于具有一电压电平VGH(例如是40伏特)的电压源VS4。功率晶体管Τ5的第二端电性连接于输出节点Nout。功率晶体管T5的栅极端用以接收信号VP。功率晶体管T6的第一端电性连接于具有电压电平VGH的电压源VS4。功率晶体管T6的第二端电性连接于输出节点Nout。功率晶体管T6的栅极端用以接收信号VP2。检测模块122a电性连接于输出节点Nout与保护模块124a之间。保护模块124a电性连接于检测模块122a与功率晶体管T6的栅极端之间。
[0134]在本实施例中，功率晶体管T5、T6皆可以P型金属氧化物半导体场效应晶体管实现。检测模块122a与保护模块124a皆可用电路实现。
[0135]在本实施例中，功率晶体管T5用以根据信号VP操作性地导通，以提供电流14至输出节点Nout。功率晶体管T6用以根据信号VP2操作性地导通，以提供电流15至输出节点Nout。检测模块122a用以检测输出节点Nout的电压Vol，以判断短路情况是否发生，并用以在短路情况发生时提供检测信号S5。保护模块124a用以接收检测信号S5以及信号VP,用以在一般情况下提供信号VP至功率晶体管T6的栅极端作为信号VP2，并用以在短路情况下根据检测信号S5关断功率晶体管T6。
[0136]通过上述的设置，即可实现一种具有防短路功能的电压移位器100。通过操作性地关闭功率晶体管T6，在一般情况下第一输出级120a所产生的流经输出节点Nout的电流(例如为电流14+电流15)可在短路情况下缩减(例如缩减为电流14)，以避免短路发生时，突波电流对电压移位器100及连接至其的数字电路造成的伤害。
[0137]在以下段落中，将提供关于第一输出级120a的更具体细节，然而本发明不以此为限。
[0138]图6为根据本发明一实施例绘示的图5中的第一输出级120a的具体示意图。在本实施例中，检测模块122a包括一延迟电容C2、一箝位晶体管T7 (例如是一 P型晶体管)、一电流源IS2以及一限流电阻R2。箝位晶体管T7的第一端电性连接一节点N4。箝位晶体管T7的第二端通过限流电阻R2电性连接输出节点Nout。箝位晶体管T7的栅极端用以接收一电压电平VMP(例如是35伏特)。限流电阻R2电性连接于箝位晶体管T7的第二端与输出节点Nout之间。延迟电容C2电性连接于电压源VS4与节点N4之间。电流源IS2电性连接于电压源VS4与节点N4之间。
[0139]在本实施例中，节点N4的电压V4是通过箝位晶体管T7与电流源IS2进行充电/放电，以操作性地提供检测信号S5至保护模块124a。
[0140]举例而言，在一般情况下，输出节点Nout的电压Vol具有电压电平VGH。根据输出节点Nout上的电压电平VGH，没有电流流经箝位晶体管T7。在此一期间中，延迟电容C2被电流源IS2充电，以令节点N4的电压V4被充电至电压电平VGH。是以，此时检测信号S5并未产生。在短路情况下，输出节点Nout的电压Vol被短路至一低电压电平(例如是电压电平VSS(例如是O伏特)或电压电平VGL(例如是-20伏特))。根据输出节点Nout上的低电压电平，节点N4上的电压V4通过一流经箝位晶体管T7的电流(例如箝位晶体管T7根据电压电平VMP导通)放电至相应于电压电平VMP的一箝位电压电平。此时，节点N4上的箝位电压电平即作为检测信号S5。
[0141]通过如此设置，检测模块122a即可在短路情况下提供检测信号S5至保护模块124a。
[0142]当注意到，前述箝位电压电平可设置为相近于电压电平VGH。例如，若提供至箝位晶体管T7的电压电平VMP为35伏特，箝位晶体管T7的门坎电压为0.7伏特，则箝位电压电平为35伏特+0.7伏特=35.7伏特。如此一来，在制造上，电性连接于节点N4的晶体管(如晶体管T8、T9)于栅极端与第一端(例如是源极端)之间的耐受压差可仅略高于箝位电压电平(35.7伏特)与电压电平VGH(40伏特)之间的电压电平差，而可降低电性连接于节点N4的晶体管(如晶体管T8、T9)的尺寸与成本。
[0143]以另一角度而言，前述箝位电压电平当被设计为大于或等于晶体管T8、T9中任一者的耐受压差与电压电平VGH的电压差。
[0144]此外，在一实施例中，限流电阻R2用以于短路情况下降低流经箝位晶体管T7的电流的流量，以减少检测模块122a(如箝位晶体管T7)于短路情况下的能量损耗。
[0145]再者，延迟电容C2用以延迟节点N4放电至箝位电压电平的时间点一延迟时间。即是，通过延迟电容C2，于短路情况发生的时间点与延迟节点N4放电至箝位电压电平的时间点之间存有延迟时间。此一延迟时间长于或等于电性连接于输出节点Nout的负载电容Co的充电时间，以避免第一输出级120a的起始状态被误判断为短路情况。关于此处输出节点Nout的负载电容Co的充电时间与延迟时间之间的具体细节可参照前述段落(例如是相应于图8a的段落)，故在此不赘述。
[0146]在本实施例中，保护模块124a包括一第一充/放电单元，一第二充/放电单元以及一限流电阻R3。第一充/放电单元包括晶体管T8、T101，且第二充/放电单元包括晶体管T9、T10。在本实施例中，晶体管Τ8-Τ10皆为P型晶体管，且晶体管TlOl为N型晶体管。晶体管Τ8的第一端电性连接电压源VS4。晶体管Τ8的第二端电性连接节点Ν3 (具有电压V3)。晶体管Τ8的栅极端电性连接节点Ν4。晶体管TlOl通过限流电阻R3电性连接于节点Ν3与具有电压电平VSS(如O伏特)的电压源之间。晶体管TlOl用以接收电压电平VDD(如5伏特)，并根据电压电平VDD导通。限流电阻R3电性连接于晶体管TlOl与具有电压电平VSS的电压源之间。晶体管T9的第一端电性连接电压源VS4。晶体管T9的第二端电性连接功率晶体管Τ6的栅极端。晶体管T9的栅极端电性连接节点Ν4。晶体管TlO的第一端电性连接功率晶体管Τ6的栅极端。晶体管TlO的第二端电性连接功率晶体管Τ5的栅极端。晶体管TlO的栅极端电性连接节点Ν3。
[0147]在本实施例中，第一充/放电单元(如晶体管Τ8、Τ101)用以在短路情况下，根据检测信号S5 (即节点Ν4上的箝位电压电平)将节点Ν3充电至电压电平VGH。第一充/放电单元并用以在一般情况下，根据节点Ν4上的电压电平VGH将节点Ν3放电至电压电平VSS。第二充/放电单元(如晶体管Τ9、Τ10)用以在短路情况下，根据节点Ν4上的箝位电压电平以及节点Ν3上的电压电平VGH，将功率晶体管Τ6的栅极端充电至电压电平VGH。第二充/放电单元并用以在一般情况下，根据节点Ν4上的电压电平VGH以及节点Ν3上的电压电平VSS，将功率晶体管Τ6的栅极端放电至信号VP的信号电压电平。
[0148]举例而言，在一般情况下，节点Ν4的电压V4具有电压电平VGH，晶体管Τ8根据节点Ν4上的电压电平VGH关断，以令节点Ν3被放电至电压电平VSS。此时，晶体管T9根据节点Ν4上的电压电平VGH关断，且晶体管TlO根据节点Ν3上的电压电平VSS导通，以令信号VP被提供至功率晶体管Τ6的栅极端作为信号VP2。在短路情况下，节点Ν4的电压V4具有箝位电压电平，晶体管Τ8根据节点Ν4上的箝位电压电平导通，以令节点Ν3被充电至电压电平VGH。此时，晶体管TlO根据节点N3上的电压电平VGH关断，且晶体管T9根据节点N4上的箝位电压电平导通，以令电压电平VGH被提供至功率晶体管T6的栅极端，并使功率晶体管T6关断。
[0149]以另一角度而言，第一充/放电单元(如晶体管T8、T101)可为一第一电流比较器，用以根据流经晶体管Τ8与流经晶体管TlOl的电流对节点Ν3进行充电或放电。第二充/放电单元(如晶体管Τ9、Τ10)可为一第二电流比较器，用以根据流经晶体管T9与流经晶体管TlO的电流对功率晶体管Τ6的栅极端进行充电或放电。
[0150]举例而言，在一般情况下，节点Ν4的电压V4具有电压电平VGH，晶体管Τ8根据节点Ν4上的电压电平VGH关断，故流经晶体管Τ8的电流为零，小于流经晶体管TlOl的电流，以使得节点Ν3上的电荷随流经晶体管TlOl的电流释放，并使节点Ν3随流经晶体管TlOl的电流被放电至电压电平VSS。此时，晶体管T9根据节点Ν4上的电压电平VGH关断，且晶体管TlO根据节点Ν3上的电压电平VSS导通，故流经晶体管T9的电流为零，小于流经晶体管TlO的电流，以使得功率晶体管Τ6的栅极端上的电荷随流经晶体管TlO的电流释放，并使功率晶体管Τ6的栅极端随流经晶体管TlO的电流被放电至信号VP的信号电压电平，以使信号VP提供至功率晶体管Τ6的栅极端。
[0151]在短路情况下，节点Ν4的电压V4具有箝位电压电平，晶体管Τ8根据节点Ν4上的箝位电压电平导通，故流经晶体管Τ8的电流大于流经晶体管TlOl的电流，以使得电荷累积于节点Ν3上，并据以使节点Ν3随流经晶体管Τ8的电流被充电至电压电平VGH。此时，晶体管TlO根据节点Ν3上的电压电平VGH关断，且晶体管T9根据节点Ν4上的箝位电压电平导通，故流经晶体管T9的电流为大于流经晶体管TlO的电流，以使得电荷累积于功率晶体管Τ6的栅极端上，并使功率晶体管Τ6的栅极端随流经晶体管T9的电流被充电至电压电平VGH,以使功率晶体管Τ6的关断。
[0152]通过上述的设置，在一般情况下第一输出级120a所产生的流经输出节点Nout的电流(例如为电流14+电流15)可在短路情况下缩减(例如缩减为电流14)，以避免短路发生时，突波电流对电压移位器100及连接至其的数字电路造成的伤害。
[0153]此外，限流电阻R3用以减少在短路状态下，晶体管TlOl所汲引的电流，以减少短路状态下晶体管T8、T101的能量损耗。
[0154]当注意到，在本发明一些实施例中，晶体管Τ101、限流电阻R2、R3皆可被省略。此夕卜，上述所有电压电平的数值仅为叙述上的例示，实作上，此些数值当可依实际需求改变，不以上述实施例为限。再者，为使叙述情楚，上述段落仅以不同的电压电平(如VGH、VGL、VMP,VDD,VSS)为例进行说明，实作上，此些电压电平可依实际需求改变，不以上述实施例为限。
[0155]在以下段落中，将提供关于第二输出级130a的具体细节，然而本发明不以下述实施例为限。
[0156]图7为根据本发明一实施例绘示的第二输出级130a的示意图。在本实施例中，第二输出级130a包括一功率晶体管T55、一功率晶体管T66、一检测模块132a、以及一保护模块134a。在本实施例中，功率晶体管T55、T66皆具有一第一端、一第二端以及一栅极端。功率晶体管Τ55的第一端电性连接于具有一电压电平VGL (例如是-20伏特)的电压源VS44。功率晶体管Τ55的第二端电性连接于输出节点Nout。功率晶体管T55的栅极端用以接收信号VN。功率晶体管T66的第一端电性连接于具有电压电平VGL的电压源VS44。功率晶体管T66的第二端电性连接于输出节点Nout。功率晶体管T66的栅极端用以接收信号VN2。检测模块132a电性连接于输出节点Nout与保护模块134a之间。保护模块134a电性连接于检测模块132a与功率晶体管T66的栅极端之间。
[0157]在本实施例中，功率晶体管T55、T66皆可以N型金属氧化物半导体场效应晶体管实现。检测模块132a与保护模块134a皆可用电路实现。
[0158]在本实施例中，功率晶体管T55用以根据信号VN操作性地导通，以提供电流144至输出节点Nout。功率晶体管T66用以根据信号VN2操作性地导通，以提供电流155至输出节点Nout。检测模块132a用以检测输出节点Nout的电压Vo2，以判断短路情况是否发生，并用以在短路情况发生时提供检测信号S55。保护模块134a用以接收检测信号S55以及信号VN，用以在一般情况下提供信号VN至功率晶体管T66的栅极端作为信号VN2，并用以在短路情况下根据检测信号S55关断功率晶体管T66。
[0159]通过上述的设置，即可实现一种具有防短路功能的电压移位器100。通过操作性地关闭功率晶体管T66，在一般情况下第二输出级130a所产生的流经输出节点Nout的电流(例如为电流144+电流155)可在短路情况下缩减(例如缩减为电流144)，以避免短路发生时，突波电流对电压移位器100及连接至其的数字电路造成的伤害。
[0160]在以下段落中，将提供关于第二输出级130a的更具体细节，然而本发明不以此为限。
[0161]在一实施例中，检测模块132a包括一延迟电容C22、一箝位晶体管T77(例如是一N型晶体管)、一电流源IS22以及一限流电阻R22。箝位晶体管Τ77的第一端电性连接一节点Ν44。箝位晶体管Τ77的第二端通过限流电阻R22电性连接输出节点Nout。箝位晶体管T77的栅极端用以接收一电压电平VMN (例如是-15伏特)。限流电阻R22电性连接于箝位晶体管T77的第二端与输出节点Nout之间。延迟电容C22电性连接于电压源VS44与节点N44之间。电流源IS22电性连接于电压源VS44与节点N44之间。
[0162]在本实施例中，节点N44的电压V44是通过箝位晶体管T77与电流源IS22进行充电/放电，以操作性地提供检测信号S55至保护模块134a。
[0163]举例而言，在一般情况下，输出节点Nout的电压Vo2具有电压电平VGL。根据输出节点Nout上的电压电平VGL，没有电流流经箝位晶体管T77。在此一期间中，延迟电容C22对电流源IS22放电，以令节点N44的电压V44被放电至电压电平VGL。是以，此时检测信号S55并未产生。在短路情况下，输出节点Nout的电压Vo2被短路至一高电压电平(例如是电压电平VGH (例如是40伏特))。根据输出节点Nout上的高电压电平，节点N44上的电压V44通过一流经箝位晶体管T77的电流(例如箝位晶体管T77根据电压电平VMN导通)充电至相应于电压电平VMN的一箝位电压电平。此时，节点N44上的箝位电压电平即作为检测信号S55。
[0164]通过如此设置，检测模块132a即可在短路情况下提供检测信号S55至保护模块134a0
[0165]当注意到，前述箝位电压电平可设置为相近于电压电平VGL。例如，若提供至箝位晶体管T77的电压电平VMN为-15伏特，箝位晶体管T77的门坎电压为0.7伏特，则箝位电压电平为-15伏特-0.7伏特=-15.7伏特。如此一来，在制造上，电性连接于节点N44的晶体管(如晶体管T88、T99)于栅极端与第一端(例如是源极端)之间的耐受压差可仅略高于箝位电压电平(-15.7伏特)与电压电平VGL(-20伏特)之间的电压电平差，而可降低电性连接于节点N44的晶体管(如晶体管T88、T99)的尺寸与成本。
[0166]以另一角度而言，前述箝位电压电平当被设计为小于或等于晶体管T8、T9中任一者的耐受压差与电压电平VGL的电压和。
[0167]此外，在一实施例中，限流电阻R22用以于短路情况下降低流经箝位晶体管T77的电流的流量，以减少检测模块132a(如箝位晶体管T77)于短路情况下的能量损耗。
[0168]再者，延迟电容C22用以延迟节点N44充电至箝位电压电平的时间点一延迟时间。即是，通过延迟电容C22，于短路情况发生的时间点与延迟节点N44充电至箝位电压电平的时间点之间存有延迟时间。此一延迟时间长于或等于电性连接于输出节点Nout的负载电容Co的放电时间，以避免第二输出级130a的起始状态被误判断为短路情况。关于此处输出节点Nout的负载电容Co的放电时间与延迟时间之间的具体细节可参照前述段落(例如是相应于图Sb的段落)，故在此不赘述。
[0169]在本实施例中，保护模块134a包括一第一充/放电单元，一第二充/放电单元以及一限流电阻R33。第一充/放电单元包括晶体管T88，且第二充/放电单元包括晶体管T99、T100。在本实施例中，晶体管Τ88-Τ100皆为N型晶体管。晶体管Τ88的第一端电性连接电压源VS44。晶体管Τ88的第二端电性连接节点Ν33 (具有电压V33)。晶体管Τ88的栅极端电性连接节点Ν44。限流电阻R33电性连接于晶体管Τ88与具有电压电平VDD的电压源之间。晶体管Τ99的第一端电性连接电压源VS44。晶体管Τ99的第二端电性连接功率晶体管Τ66的栅极端。晶体管Τ99的栅极端电性连接节点Ν44。晶体管TlOO的第一端电性连接功率晶体管Τ66的栅极端。晶体管Τ190的第二端电性连接功率晶体管Τ55的栅极端。晶体管TlOO的栅极端电性连接节点Ν33。
[0170]在本实施例中，第一充/放电单元(如晶体管Τ88)用以在短路情况下，根据检测信号S55(即节点Ν44上的箝位电压电平)将节点N33放电至电压电平VGL。第一充/放电单元并用以在一般情况下，根据节点N44上的电压电平VGL将节点N33充电至电压电平VDD0第二充/放电单元(如晶体管T99、T100)用以在短路情况下，根据节点N44上的箝位电压电平以及节点N33上的电压电平VGL，将功率晶体管T66的栅极端放电至电压电平VGL0第二充/放电单元并用以在一般情况下，根据节点N44上的电压电平VGL以及节点N33上的电压电平VDD，将功率晶体管T66的栅极端充电至信号VN的信号电压电平。
[0171 ] 举例而言，在一般情况下，节点N44的电压V44具有电压电平VGL，晶体管T88根据节点N44上的电压电平VGL关断，以令节点N33被充电至电压电平VDD。此时，晶体管T99根据节点N44上的电压电平VGL关断，且晶体管TlOO根据节点N33上的电压电平VDD导通，以令信号VN被提供至功率晶体管T66的栅极端作为信号VN2。在短路情况下，节点N44的电压V44具有箝位电压电平，晶体管T88根据节点N44上的箝位电压电平导通，以令节点N33被放电至电压电平VGL。此时，晶体管TlOO根据节点N33上的电压电平VGL关断，且晶体管T9根据节点N44上的箝位电压电平导通，以令电压电平VGL被提供至功率晶体管T66的栅极端，并使功率晶体管T66关断。
[0172]以另一角度而言，第一充/放电单兀(如晶体管T88)可为一第一电流比较器,用以根据流经晶体管T88与流经限流电阻R33的电流对节点N33进行充电或放电。第二充/放电单元(如晶体管T99、T100)可为一第二电流比较器，用以根据流经晶体管T99与流经晶体管TlOO的电流对功率晶体管T66的栅极端进行充电或放电。
[0173]举例而言，在一般情况下，节点N44的电压V44具有电压电平VGL，晶体管T88根据节点N44上的电压电平VGL关断，故流经晶体管T88的电流为零，小于流经限流电阻R33的电流，以使得电荷累积于节点N33上，并使节点N3随流经限流电阻R33的电流被充电至电压电平VDD。此时，晶体管T99根据节点N4上的电压电平VGL关断，且晶体管TlOO根据节点N33上的电压电平VDD导通，故流经晶体管T99的电流为零，小于流经晶体管TlOO的电流，以使得电荷累积于功率晶体管T66的栅极端上，并使功率晶体管T66的栅极端随流经晶体管TlOO的电流被充电至信号VN的信号电压电平，以使信号VN提供至功率晶体管T66的栅极端。
[0174]在短路情况下，节点N44的电压V44具有箝位电压电平，晶体管T88根据节点N44上的箝位电压电平导通，故流经晶体管T88的电流大于流经限流电阻R33的电流，以使得累积于节点N3上的电荷释放，并据以使节点N3随流经晶体管T88的电流被放电至电压电平VGL0此时，晶体管TlOO根据节点N33上的电压电平VGL关断，且晶体管T99根据节点N44上的箝位电压电平导通，故流经晶体管T99的电流为大于流经晶体管TlOO的电流(其值为O)，以使得累积于功率晶体管T66的栅极端上的电荷释放，并使功率晶体管T66的栅极端随流经晶体管T99的电流被放电至电压电平VGL，以使功率晶体管T66的关断。
[0175]通过上述的设置，在一般情况下第二输出级130a所产生的流经输出节点Nout的电流(例如为电流144+电流155)可在短路情况下缩减(例如缩减为电流144)，以避免短路发生时，突波电流对电压移位器100及连接至其的数字电路造成的伤害。
[0176]此外，限流电阻R33用以减少在短路状态下，具有电压电平VDD的电压源所提供的流经晶体管T88的电流，以减少短路状态下晶体管T88的能量损耗。
[0177]当注意到，在本发明一些实施例中，限流电阻R22、R33皆可被省略。此外，上述所有电压电平的数值仅为叙述上的例示，实作上，此些数值当可依实际需求改变，不以上述实施例为限。再者，为使叙述情楚，上述段落仅以不同的电压电平(如VGH、VGL、VMN、VDD)为例进行说明，实作上，此些电压电平可依实际需求改变，不以上述实施例为限。
[0178]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
【权利要求】
1.一种具有防短路功能的输出级，包括: 一功率晶体管，包括一第一端、一第二端以及一栅极端，其中该功率晶体管的该第一端电性连接具有一第一参考电压电平的一电压源，该功率晶体管的该第二端电性连接一输出节点，且该功率晶体管的该栅极端用以接收一驱动信号； 一检测模块，用以检测该输出节点上的一输出电压，以判断一短路情况是否发生，并在该短路情况下根据该输出节点上的该输出电压提供一检测信号； 一去能模块，用以在该短路情况下根据该检测信号提供一去能信号，并用以操作性地在一时钟信号的每一周期中停止提供该去能信号；以及 一驱动模块，用以根据该去能信号以及该时钟信号决定是否提供该驱动信号。
2.根据权利要求1所述的具有防短路功能的输出级，其中该检测模块包括: 一电流源，用以产生流经一操作节点的一第一比较电流；以及 一电流镜，用以根据该输出节点上的该输出电压产生流经该操作节点的一第二比较电流； 其中在该第一比较电流大于该第二比较电流的情况下，该操作节点被充/放电至一操作电压电平，以作为该检测信号。
3.根据权利要求2所述的具有防短路功能的输出级，其中该电流镜包括: 一第一晶体管，其中该第一晶体管的一第一端电性连接该第一晶体管的一栅极端；以及 一第二晶体管，其中该第二晶体管的一第一端电性连接该操作节点，该第二晶体管的一第二端电性连接该第一晶体管的一第二端，且该第二晶体管的一栅极端电性连接该第一晶体管的该栅极端。
4.根据权利要求3所述的具有防短路功能的输出级，其中该检测模块还包括: 一箝位晶体管，电性连接于该输出节点与该第一晶体管的该第一端之间，其中该箝位晶体管用以将该第一晶体管的该栅极端上的一栅极电压箝位于一箝位电压电平以及一第二参考电压电平之间。
5.根据权利要求4所述的具有防短路功能的输出级，其中该第一晶体管以及该第二晶体管皆包括一耐受电压，且该箝位电压电平与该第二参考电压电平之间的一电位差小于该第一晶体管或该第二晶体管的该耐受电压。
6.根据权利要求3所述的具有防短路功能的输出级，其中该检测模块还包括: 一限流电阻，电性连接于该第一晶体管的该第二端与具有一第二参考电压电平的一电压源之间，且该限流电阻用以减少在一正常情况下该电流镜的能量损耗。
7.根据权利要求1所述的具有防短路功能的输出级，其中该去能模块包括: 一延迟单元，用以在该短路情况下，操作性地延迟该检测信号，以产生该去能信号。
8.根据权利要求7所述的具有防短路功能的输出级，其中该去能信号落后该检测信号一延迟时间，且该延迟时间大于或等于电性连接于该输出节点上的一负载电容的一充电时间或一放电时间。
9.根据权利要求7所述的具有防短路功能的输出级，其中该去能模块还包括: 一闩锁器，用以保持该去能信号提供至该驱动模块，并用以在该时钟信号的每一周期中，操作性地清除提供至该驱动模块的该去能信号。
10.根据权利要求1所述的具有防短路功能的输出级，其中该驱动模块包括: 一逻辑单元，用以接收该时钟信号与该去能信号，并用以根据该时钟信号与该去能信号提供一控制信号；以及 一前置驱动器，用以接收该控制信号，并根据该控制信号提供该驱动信号至该功率晶体管。
11.一种具有防短路功能的输出级，包括: 一第一功率晶体管，包括一第一端、一第二端以及一栅极端，其中该第一功率晶体管的该第一端电性连接至具有一第一参考电压电平的一电压源，该第一功率晶体管的该第二端电性连接至一输出节点，且该第一功率晶体管的该栅极端用以接收一第一驱动信号； 一第二功率晶体管，包括一第一端、一第二端以及一栅极端，其中该第二功率晶体管的该第一端电性连接至具有该第一参考电压电平的该电压源，该第二功率晶体管的该第二端电性连接至该输出节点，且该第二功率晶体管的该栅极端用以接收一第二驱动信号； 一检测模块，用以检测该输出节点上的一输出电压，以判断一短路情况是否发生，并在该短路情况下根据该输出节点上的该输出电压提供一检测信号；以及 一保护模块，用以在一正常情况下提供该第一驱动信号至该第二功率晶体管的该栅极端作为该第二驱动信号，并在该短路情况下根据该检测信号关断该第二功率晶体管。
12.根据权利要求11所述的具有防短路功能的输出级，其中在该正常情况下，该输出级产生流经该输出节点的一第一电流，在该短路情况下该输出级产生流经该输出节点一第二电流，且该第一电流大于该第二电流。
13.根据权利要求11所述的具有防短路功能的输出级，其中该检测模块包括: 一箝位晶体管，电性连接于一操作节点与该输出节点之间，用以将该操作节点上的一操作电压箝位于该第一参考电压电平与一箝位电压电平之间，其中在该短路情况下，该操作节点根据该输出节点上的该输出电压，通过该箝位晶体管充/放电至该箝位电压电平，作为该检测信号。
14.根据权利要求13所述的具有防短路功能的输出级，其中该检测模块还包括: 一延迟电容；以及 一电流源，用以在该正常情况下充/放电该延迟电容，以令该操作节点被充/放电至该第一参考电压电平。
15.根据权利要求14所述的具有防短路功能的输出级，其中该延迟电容用以延迟该操作节点充/放电至该箝位电压电平的时间点一延迟时间，其中该短路情况发生的时间点与该操作节点充/放电至该箝位电压电平的时间点之间的该延迟时间大于或等于电性连接于该输出节点上的一负载电容的一充电时间或一放电时间。
16.根据权利要求13所述的具有防短路功能的输出级，其中该保护模块包括: 一第一保护晶体管，用以在该正常情况下，根据一控制节点上的一第二参考电压电平导通，以提供该第一驱动信号至该第二功率晶体管的该栅极端作为该第二驱动信号，并用以在该短路情况下，根据该控制节点上的该第一参考电压电平关断。
17.根据权利要求16所述的具有防短路功能的输出级，其中该保护模块包括: 一第二保护晶体管，用以在该正常情况下，根据该操作节点上的该第一参考电压电平关断，并用以在该短路情况下，根据该操作节点上的该箝位电压电平导通，以提供该第一参考电压电平至该控制节点。
18.根据权利要求17所述的具有防短路功能的输出级，其中该保护模块包括: 一第三保护晶体管，用以在该正常情况下，根据该操作节点上的该第一参考电压电平关断，并用以在该短路情况下，根据该操作节点上的该箝位电压电平导通，以提供该第一参考电压电平至该第二功率晶体管的该栅极端，以关断该第二功率晶体管。
19.根据权利要求18所述的具有防短路功能的输出级，其中该第二保护晶体管与该第三保护晶体管皆包括一耐受电压，且该第二保护晶体管或该第三保护晶体管的该耐受电压皆大于该箝位电压电平与该第一参考电压电平之间的一电位差。
20.根据权利要求13所述的具有防短路功能的输出级，其中该保护模块还包括: 一第一充/放电单元，用以根据该操作节点上的该箝位电压电平，充/放电一控制节点至该第一参考电压电平，并用以根据该操作节点上的该第一参考电压电平，充/放电该控制节点至该第二参考电压电平；以及 一第二充/放电单元，用以根据该操作节点上的该箝位电压电平以及该控制节点上的该第一参考电压电平，充/放电该第二功率晶体管的该栅极端至该第一参考电压电平，并用以根据该操作节点上的该第一参考电压电平以及该控制节点上的该第二参考电压电平充/放电该第二功率晶体管的该栅极端至该第一驱动信号的一信号电压电平。
【文档编号】H03K19/0175GK104518775SQ201410131000
【公开日】2015年4月15日 申请日期:2014年4月2日 优先权日:2013年9月26日
【发明者】李秋平 申请人:原景科技股份有限公司