一种应用于无线收发系统的频率综合器的制造方法

一种应用于无线收发系统的频率综合器的制造方法
【专利摘要】本发明公开了一种应用于无线收发系统的频率综合器，包括自动频率控制模块和锁相环两个模块，在粗调模式下自动频率控制逻辑比较参考时钟和反馈时钟的频率关系快速产生相应的门阵列电容控制码，调制数控振荡器（DCO）振荡频率，最终使得二者频率误差符合粗调频率偏差需求；在微调模式下锁相环通过编程电荷泵（CP）和低通滤波器（LPF）模块，实现输出时钟快速锁定目标频率。所述频率综合器采具有环路锁定速度快，输出时钟频率范围宽、频率分辨率高以及相位噪声性能好等特性。以上特性使得发送和接收系统共用一个单一DCO实现的频率综合器成为现实。
【专利说明】一种应用于无线收发系统的频率综合器

【技术领域】
[0001]本发明主要涉及无线通信领域，可应用于射频通信的收发系统，特别是涉及一种应用于无线收发系统的频率综合器，该结构使得采用单一数控振荡器的频率综合器满足收发系统提出的时钟频率范围宽、分辨率高和噪声性能好等苛刻需求成为了现实。

【背景技术】
[0002]频率综合器作为无线收发系统中的一个核心模块，其主要为接收环路提供频率间隔与发送环路相对应的高频本振信号，同时为发送环路提供高频载波信号以及实现频率调制。目前通信领域的日益发展，射频通信系统对频率综合器的工作频率范围、频率分辨率、锁定时间以及噪声性能要求也随之日益严格。
[0003]传统的锁相环组成的频率综合器，如图1所示，主要由鉴频鉴相器、环路滤波器、压控振荡器和分频器等部分组成。对于该结构，其输出时钟频率满足Fre_vco=N*Fre_ref。为了获得频率范围宽、精度高以及相位噪声性能好的输出时钟信号，频率综合器一般采用降低参考时钟频率Fre_ref技术来提高输出时钟的频率分辨率；采用增大分频因子N来实现输出时钟的频率范围。然而，采用较小频率参考时钟，意味着频率综合器的环路带宽需要随之减小，导致环路锁定时间会随之变长；同时，较窄的环路带宽会使得环路对VCO的相位噪声抑制能力不够，降低VCO相位噪声性能；采用大的分频因子N，使得相位噪声贡献正比于分频因子N的其他子模块的相位噪声增大，恶化频率综合器整体噪声性能。由于在环路带宽、相位噪声以及锁定时间等关键性能指标上很难做到折中处理，导致传统频率综合器不能满足现代通信领域对提出的锁定时间快、工作频率范围、频率分辨率高以及相位噪声性能好等性能需求。
[0004]另外，传统的频率综合器中压控振荡器工作频率范围有限，为了满足发送环路以及接收环路对高频时钟频率范围的不同需求，一般会采用双压控振荡器结构进行设计，这样大大增大了芯片的设计面积，增加了芯片设计成本。
[0005]为了解决上述技术问题，本发明提出了一种应用于收发系统的频率综合器。该频率综合器主要包括自动频率控制逻辑和锁相环两个模块，其中自动频率控制逻辑、DCO和反馈分频构成粗调环路能够快速完成环路粗调，保证参考时钟和反馈时钟的频率偏差进入容许范围内；然后通过编程CP和LPF模块，大的充放电电流、低阶滤波器以及大的环路带宽使得锁相环微调环路输出时钟快速锁定到目标频率，上述技术大大缩短了锁定时间；同时通过编程CP和LPF模块，使得频率综合器锁定后环路带宽变小，充放电电流降低，滤波器阶数提高，大大提高输出时钟的相位噪声性能；该频率综合器采用门阵列电容技术，实现多波段宽频率范围的时钟输出，实现了基于单一 DCO结构的频率综合器满足收发系统对时钟输出频率范围宽的需求。
[0006]所述频率综合器，在不降低参考时钟频率的条件下，采用Sigma-Delta调制器和吞脉冲技术实现的小数分频器保证了收发系统在时钟信号频率范围宽的同时，获得了时钟信号频率分辨率高的益处。


【发明内容】

[0007]本发明要解决的问题在于:针对现有技术存在的问题，本发明提供一种应用于无线收发系统频率综合器，该频率综合器实现了采用单一振荡器而提供宽频率范围的时钟输出，满足接收和发送系统对宽时钟频率范围的需求；同时该结构采用粗调环路技术、微调环路技术以及I赋初始值技术，实现了目标频率快速锁定，满足了目前无线收发系统对锁定时间、快速跳频的指标需求；同时该结构还采用环路带宽可编程技术、小数分频技术，实现了频率分辨率高、相位噪声性能好的高频时钟输出。
[0008]为实现上述技术问题，本发明提出的解决方案为:一种应用于无线收发系统的频率综合器，其特征在于:包括自动频率控制逻辑和锁相环模块两个模块；
上述的频率综合器，在接收模式时，其为收发系统提供正确的本振时钟信号；
当接收模式使能时，频率综合器通过自动频率控制逻辑、DCO和反馈分频器进行环路粗调，使得参考时钟和反馈时钟的频率偏差快速进入设计要求之内，结束环路粗调模式；开启微调模式后，锁相环采用大电流结构的CP和低阶滤波器进行微调，实现微调环路快速锁定;
当开始接收数据时，锁相环编程CP和LPF两个模块，实现小电流结构的CP和高阶滤波器进行环路微调，产生相位噪声性能好的本振时钟信号；
上述的频率综合器，在发送模式时，其为收发系统提供高频载波信号，同时实现频率调制功能；
当发送模式使能时，频率综合器通过自动频率控制逻辑、DCO和反馈分频器进行环路粗调，使得参考时钟和反馈时钟的频率偏差快速进入设计要求之内，结束环路粗调模式；开启微调模式后，锁相环采用大电流结构的CP和低阶滤波器进行微调，实现微调环路快速锁定，产生高频载波时钟信号；
当开始发送数据时，锁相环编程LPF模块，实现微调环路断开，同时模拟调制电压开始输入到DCO调制电容的容值控制端，实现频率调制；同时通过LPF中Buffer模块将Vc电压进行跟随，保证微调环路闭合时环路能够快速锁定。
[0009]上述频率综合器中，所述的自动频率控制逻辑，主要由HMER、COUNTER、查找表和SAR_ADC等四个模块构成，其中参考时钟REF_CLK通过HMER进行定时，同时COUNTER在TIMER规定的时间内对反馈时钟FD_CLK进行周期计数，最终获取参考时钟和反馈时钟之间的频率关系，并通过查找表找出与该频率关系相对应的SAR_ADC的比较次数和跳变方向，然后通过SAR_ADC使得门阵列电容控制码进行与之相对应跳变；
上述频率综合器中，所述的SAR_ADC，基于查找表给出的比较次数和跳变方向，从初始值为“ 1000”开始跳变，结束跳变后其输出不改变，并产生结束环路粗调的标识信号，该信号作为使能信号断开V。电压赋初始值的操作以及使能微调环路使其开始工作。
[0010]上述频率综合其中，主要由PFD (鉴频鉴相器)、CP (电荷泵)、LPF (低通滤波器)、DCO (数控振荡器)、分频器以及Sigma-Delta调制器和吞脉冲技术实现的小数分频器等模块组成；
上述频率综合器中，所述的电荷泵，根据频率综合器的工作模式，其充放电电流可以进行大、小电流编程； 上述频率综合器中，所述的低通滤波器，根据频率综合器的工作模式，其等效电路可以进行改变，实现低阶滤波器、高阶滤波器以及\跟随三种电路结构的切换；
上述频率综合器中，所述的数控振荡器，采用LC谐振腔结构实现，其中电容包括门阵列电容、实现频率调制的电容、实现环路微调的电容以及固有电容；
在接收模式下，数控振荡器主要为频率综合器提供高频时钟信号；
在发送模式下，数控振荡器主要提供高频载波信号，并实现频率调制功能；
上述频率综合器中，所述的小数分频器，包括Sigma-Delta调制器和吞脉冲计数器两个模块，其中Sigma-Delta调制器将目标小数分频因子转换为吞脉冲计数器的输入信号P和S，其中S表征大分频因子N+1的分频次数，P表征小分频因子N的分频器次数；
与现有技术相比，本发明的优点在于:
1、具有快速锁频的特点。与传统的频率综合器相比，本发明采用自动频率控制逻辑实现的环路粗调技术，带有编程LP带宽和CP充放电电流的环路微调技术，实现了环路快速锁定。
2、具有输出时钟频率分辨率高和相位噪声性能好的特性。与传统的频率综合器相比，本发明采用了环路带宽可编程技术，实现环路锁定后降低环路带宽优化了相位噪声性能；同时采用了 Sigma-Delta调制器和吞脉冲技术实现高精度小数分频器，大大提高了输出时钟频率的分辨率。
3、具有输出时钟频率范围宽的特性。与传统的分频器结构相比，本发明采用了门阵列电容技术，大大增加了 DCO的输出时钟频率范围，使得采用单一 DCO实现的频率综合器同时满足发送和接收环路的宽范围频率需求。

【专利附图】

【附图说明】
[0011]图1是本发明【背景技术】中的一种传统锁相环频率综合器的结构示意图；
图2是本发明频率综合器的结构示意图；
图3是本发明频率综合器的粗调模式结构示意图；
图4是本发明频率综合器SAR_ADC的搜索算法；
图5是本发明频率综合器接收/发送模式使能的微调环路结构示意图；
图6是本发明频率综合器进入接收模式的微调环路结构示意图；
图7是本发明频率综合器进入发送模式的结构示意图。

【具体实施方式】
[0012]以下将结合附图和具体实施例对本发明做进一步详细说明。
[0013]参见图2所示，本发明的一种应用于无线收发系统的频率综合器，主要包括自动频率控制逻辑和锁相环两个部分。
[0014]结合图2所示，当无线收发系统使能接收信号模式时，自动频率控制逻辑、DCO和反馈分频构成粗调环路；首先，偏置电压产生模块给DCO提供V。初始电压，模拟调制电压模块为调制电容提供一默认电压值，使DCO振荡产生某一频率的时钟进行输出。；
同时，系统将基于通信协议确定目标通信信道，数字处理逻辑根据参考时钟频率和目标通信信道获取小数分频器的目标分频因子，并提供给Sigma-Delta调制器作为输入信号，其结合吞脉冲计数器实现对DCO产生的高频时钟进行目标小数分频。
[0015]参考时钟REF_CLK分别提供给Sigma-Delta调制器和自动频率控制逻辑。对于小数分频器而言，Sigma-Delta在每个参考时钟的上升沿进行P和S数值输出，使得吞脉冲计数器实现平均分频因子为目标小数分频因子的小数分频；对于自动频率控制逻辑而言，TIMER以REF_CLK周期为基准进行计数定时，同时通过COUNTER对反馈时钟FD_CLK在相同的时间内进行计数，从而获得反馈时钟和参考时钟之间的频率关系，通过查找表获取与该频率关系对应的SAR_ADC的跳变次数和跳变方向，最终通过SAR_ADC实现门阵列电容控制码的跳变，改变DCO的输出频率，使得参考时钟REF_CLK和反馈时钟FD_CLK的频率偏差进入系统设定的误差内，完成环路粗调，详细的SAR_ADC的搜索算法如图4所示，其中fl为参考时钟频率，f2为反馈时钟频率。
[0016]假设门阵列电容采用4位控制码进行控制，所述的门阵列电容控制码对应的寄存器初始值为“1000”。
[0017]在第一个搜索周期内，自动频率控制逻辑200通过比较参考时钟REF_CLK和反馈时钟FD_CLK的频率关系，产生相应的门阵列电容控制码，例如当参考时钟REF_CLK的频率fl大于反馈时钟频率FD_CLK的频率f2时，控制码由“1000”跳变到“0100”；当fl<f2时，控制码由“ 1000”跳变到“1100”，否则输出控制码不变。
[0018]在第二个搜索周期内，自动频率控制逻辑200通过比较参考时钟频率fI和新的反馈时钟频率f2 (第一个搜索周期产生的控制码调制DCO产生的时钟频率)，产生相应的门阵列电容控制码，例如，在第一个搜索周期控制码输出“0100”时，当fl>f2时，控制码输出为“1000”；当fl〈f2时，控制码输出为“0110”；当fl=f2时，控制码输出不变。在第一个搜索周期控制码输出为“1100”时，当fl>f2时，控制码输出为“1010”；当fl〈f2时，控制码输出为“1110”；当fl=f2时，控制码输出不变。
[0019]以此类推，经过四个搜索周期后，自动频率控制逻辑将产生最优的门阵列电容控制码，该控制码将使得参考时钟频率fl和反馈时钟频率f2的误差最小。当然，若在完成四次搜索过程中，只要出现参考时钟频率和反馈时钟频率误差满足系统设计需求，搜索操作就会立即结束，并保持该次搜索之前的控制码不变。
[0020]频率综合器环路粗调结束后，粗调逻辑产生使能信号断开偏置电压模块对V。的赋初始电压操作，锁相环微调环路闭合进入工作状态，此时采用大电流进行充放电的CP和低阶滤波器实现对频率偏差的快速响应，实现了微调环路快速锁定到目标频率，其结构如图5所示。
[0021]当微调环路锁定后，无线收发系统进入接收信号模式，环路中的CP将充放电大电流切换为小电流，同时提高低通滤波器的阶数，达到降低环路带宽的效果，优化了输出时钟的相位噪声性能，最终降低了本振信号在整个接收系统中引入了噪声能量，图6描述了进入接收模式的微调环路结构。
[0022]当无线收发系统使能发送模式时，模式控制信号将改变DCO中的固有电容，使得在同一 V。初始电压、模拟调制默认电压值以及门阵列电容结构的条件下，DCO产生符合发送模式所需的频率范围的时钟信号。
[0023]同样，系统将基于通信协议确定目标通信信道，数字处理逻辑根据参考时钟频率和目标通信信道获取小数分频器的目标分频因子，并提供给Sigma-Delta调制器作为输入信号，其结合吞脉冲计数器实现对DCO产生的高频时钟进行目标小数分频。
[0024]自动频率控制逻辑、DCO和反馈分频构成的粗调环路为DCO提供了正确的门阵列电容控制码，使得反馈时钟频率与参考时钟频率偏差进入容忍范围内，具体的粗调工作原理与接收模式类似。
[0025]频率综合器环路粗调结束后，粗调逻辑产生使能信号断开偏置电压模块对V。的赋初始电压操作，锁相环微调环路闭合进入工作状态，此时采用大电流进行充放电的CP和低阶滤波器实现对频率偏差的快速响应，实现了微调环路快速锁定到目标频率，其结构如图5所示。
[0026]当微调环路锁定后，无线收发系统进入发送信号模式，此时编程LPF实现环路断开，并通过BUFFER将微调环路锁定时的V。电压跟随到LPF的输入端，保证微调环路再次闭合工作时能够快速锁定。断开后的微调环路产生的高频时钟频率不再改变，表征原始数据信息的模拟调试电压此时作为调制信号输入到DCO中的调制电容模块的输入端，最终使得DCO实现在高频时钟上进行频率调制，其调制深度和调制速率受模拟调制电压控制，图7描述了发送模式下频率调制的结构示意图。
[0027]以上各模块的示意图和实现是指具有该功能的所有实现方案。以上各图所示的电路仅为示例，将器件简单地替换所引起的电路变化亦属于本发明的保护范围，本发明的保护范围应以权力要求书为准。
【权利要求】
1.一种应用于收发系统的频率综合器，其特征在于:包括自动频率控制逻辑和锁相环模块两个模块。
2.如权利要求1所述的频率综合器，其特征在于:在接收模式时，其为收发系统提供正确的本振时钟信号； 当接收模式使能时，频率综合器通过自动频率控制逻辑、数控振荡器(DCO)和反馈分频器进行环路粗调，使得参考时钟和反馈时钟的频率偏差快速进入设计要求之内，结束环路粗调模式；开启微调模式后，锁相环采用大电流结构的CP和低阶滤波器进行微调，实现微调环路快速锁定； 当开始接收数据时，锁相环编程CP和LPF两个模块，实现小电流结构的CP和高阶滤波器进行环路微调，产生相位噪声性能好的本振时钟信号。
3.如权利要求1所述的频率综合器，其特征在于:在发送模式时，其为收发系统提供高频载波信号，同时实现频率调制功能； 当发送模式使能时，频率综合器通过自动频率控制逻辑、DCO和反馈分频器进行环路粗调，使得参考时钟和反馈时钟的频率偏差快速进入设计要求之内，结束环路粗调模式；开启微调模式后，锁相环采用大电流结构的CP和低阶滤波器进行微调，实现微调环路快速锁定，产生高频载波时钟信号； 当开始发送数据时，锁相环编程LPF模块，实现微调环路断开，同时模拟调制电压开始输入到DCO调制电容的容值控制端，实现频率调制；同时通过LPF中Buffer模块将Vc电压进行跟随，保证微调环路闭合时环路能够快速锁定。
4.如权利要求1所述的频率综合器，其特征在于:所述的自动频率控制逻辑主要由TIMER, COUNTER、查找表和SAR_ADC等四个模块构成，其中参考时钟REF_CLK通过HMER进行定时，同时COUNTER在TIMER规定的时间内对反馈时钟FD_CLK进行周期计数，最终获取参考时钟和反馈时钟之间的频率关系，并通过查找表找出与该频率关系相对应的SAR_ADC的比较次数和跳变方向，然后通过SAR_ADC使得门阵列电容控制码进行与之相对应跳变。
5.如权利要求4所述的自动频率控制逻辑，其特征在于:所述的SAR_ADC主要基于查找表给出的比较次数和跳变方向，从初始值为“ 1000”开始跳变，结束跳变后其输出不改变，并产生结束环路粗调的标识信号，该信号作为使能信号断开V。电压赋初始值的操作以及使能微调环路使其开始工作。
6.如权利要求1所述的频率综合器，其特征在于:所述的锁相环主要由PFD(鉴频鉴相器)、CP (电荷泵)、LPF (低通滤波器)、DCO (数控振荡器)、分频器以及Sigma-Delta调制器和吞脉冲技术实现的小数分频器等模块组成。
7.如权利要求6所述的锁相环，其特征在于:所述的电荷泵主要根据频率综合器的工作模式，其充放电电流可以进行大、小电流编程。
8.如权利要求6所述的锁相环，其特征在于:所述的低通滤波器主要根据频率综合器的工作模式，其等效电路可以进行改变，实现低阶滤波器、高阶滤波器以及Vc跟随三种电路结构的切换。
9.如权利要求6所述的锁相环，其特征在于:所述的数控振荡器主要采用LC谐振腔结构实现，其中电容包括门阵列电容(Varactor Array)、实现频率调制的调制电容(Modulater Varactor)、实现环路微调的电容以及固有电容； 在接收模式下，数控振荡器主要为频率综合器提供高频时钟信号； 在发送模式下，数控振荡器主要提供高频载波信号，并实现频率调制功能。
10.如权利要求6所述的锁相环，其特征在于:所述的小数分频器主要包括Sigma-Delta调制器和吞脉冲计数器两个模块，其中Sigma-Delta调制器将目标小数分频因子转换为吞脉冲计数器的输入信号P和S，其中S表征大分频因子N+1的分频次数，P表征小分频因子N的分频器次数。
【文档编号】H03L7/18GK104242930SQ201410454548
【公开日】2014年12月24日 申请日期:2014年9月9日 优先权日:2014年9月9日
【发明者】郭斌 申请人:长沙景嘉微电子股份有限公司