技术总结
一种失效保护电路，包括：第一NMOS晶体管，栅极连接至第一电压节点，漏极连接至第一控制端；第一PMOS晶体管，栅极连接至第一NMOS晶体管的源极，源极连接至第一电压节点；第二PMOS晶体管，栅极连接至第二控制端，源极连接至第一PMOS晶体管的漏极；第三PMOS晶体管，栅极连接至第一PMOS晶体管的栅极，源极连接至第一电压节点；第四PMOS晶体管，源极连接至第三PMOS晶体管的漏极，并且进一步连接至第一PMOS晶体管的漏极和第二PMOS晶体管的源极；第五PMOS晶体管，栅极连接至第一电压节点，源极连接至第一PMOS晶体管的栅极；第二NMOS晶体管，漏极连接至第二PMOS晶体管的漏极，源极连接至第二电压节点；第三NMOS晶体管，漏极连接至第四PMOS晶体管的漏极，源极连接至第二电压节点。
技术研发人员：潘磊;孟庆超;
受保护的技术使用者：台湾积体电路制造股份有限公司;
技术研发日：2014.12.15
技术公布日：2016.07.13