1.一种多路数字滤波器，其特征在于，包括：顺次连接的并/串转换器，滤波模块和串/并转换器；
所述并/串转换器中输入多路并行数据流，所述并/串转换器用于将所输入的多路低速并行数据流转换成为一路串行数据流；
所述滤波模块为格型滤波模块，用于对所述串行数据流进行滤波；
所述串/并转换器，用于将滤波后的串行数据流转化为多路并行数据流；
还包括控制模块，所述控制模块与所述并/串转换器、所述滤波模块以及所述串/并转换器相连接，所述控制模块用于产生数据选择信号和地址选择信号，所述数据选择信号用于控制数据流的并/串转换和串/并转换，以及所述地址选择信号的生成，所述地址选择信号用于选择所述滤波模块中的中间数据的存取地址；所述滤波模块包括：
多个乘加器，每一个所述乘加器由一个乘法器和一个加法器组成，用于将一路所述并行数据流与所述滤波模块的系数经过乘法器相乘后，其结果与另一路所述并行数据流通过加法器相加；
多个存储器，所述多个存储器分别与所述多个乘加器相连接，用于存取所述乘加器的运算结果；
滤波器系数存储器，所述滤波器系数存储器与所述多个乘加器相连接，用于存储所述滤波模块的系数，分别输出给各个所述乘加器；所述乘加器的数量为(3*n+1)个，其中n为所述滤波模块的阶数。
2.如权利要求1所述的多路数字滤波电路，其特征在于，所述存储器为循环存取存储器，所述存储器的个数为n个，n为所述滤波模块的阶数，且每个所述存储器具有I个单元，I为输入的并行数据流的路数。
3.如权利要求1所述的多路数字滤波器，其特征在于，所述控制模块包括：
地址发生器，所述地址发生器与所述并/串转换器以及所述串/并转换器相连接，所述地址发生器用于产生数据选择信号，输出至所述并/串转换器、所述数据地址选择器和所述串/并转换器，所述数据选择信号用于控制数据流的并/串转换和串/并转换，以及所述地址选择信号的生成，所述地址发生器包括一个计数器，所述计数器根据输入的并行数据流的路数，用于实现内部循环计数；
数据地址选择器，所述数据地址选择器与所述地址发生器以及所述存储器相连接，根据所述数据选择信号，产生地址选择信号，用于选择所述滤波模块中的中间数据在所述存储器中的存取地址。
4.如权利要求3所述的多路数字滤波器，其特征在于，所述地址发生器的所述计数器的计数位宽i为log2I的向上取整，其中I为输入的并行数据流的路数，所述地址发生器的地址范围为0～(2i-1)。