用于D类音频放大器的积分器的制作方法

本申请要求来自2014年3月14日提交的共同拥有的美国非临时专利申请No.14/210,905的优先权，其内容以它们的整体通过引用明确地并入本文。

技术领域

本公开一般性地涉及用于D类音频放大器的积分器。

背景技术：

技术上的进步导致了更小且更强大的计算设备。例如，当前存在各种便携式个人计算设备，包括无线计算设备，诸如便携式无线电话、个人数字助理(PDA)、以及小型、重量轻且容易由用户携带的寻呼设备。更具体地，便携式无线电话(诸如，蜂窝电话和互联网协议(IP)电话)能够在无线网络上通信语音和数据分组。进一步地，许多这种无线电话包括并入其中的其他类型的设备。例如，无线电话还能够包括数字静止照相机、数字摄影机、数字记录器、以及音频文件播放器。此外，这种无线电话能够处理可执行指令，包括能够用来访问互联网的软件应用，诸如web浏览器应用。如此，这些无线电话能够包括显著的计算能力。

无线电话可以包括放大音频信号的D类音频放大器。D类音频放大器可能受制于低电源抑制比(PSRR)。例如，D类音频放大器可以抑制来自电源的相对低的噪声量。低PSRR可能在无线通信期间导致增大量的全球移动通信系统蜂音(例如，噪声)。常规的D类放大器利用匹配反馈路径来精确地增大PSRR；然而，经由反馈路径来增大PSRR可能涉及对反馈网络元件的匹配(例如，对应的差分输入路径上的具有相对大电阻的两个输入电阻器和对应反馈路径上的两个反馈电阻器)。对反馈网络元件进行匹配可能导致增大的裸片面积。

附图说明

图1示出了与无线系统进行通信的无线设备；

图2示出了图1中的无线设备的框图；

图3是描绘了系统的示例性实施例的框图，该系统包括可操作为增大电源抑制比(PSRR)的积分器；

图4是描绘了可操作为增大D类音频放大器的PSRR的积分器的一部分的示例性实施例的示图；

图5是描绘了图4的积分器的共模电路的示例性实施例的示图；

图6是描绘了系统的示例性实施例的示图，该系统包括可操作为增大D类音频放大器的PSRR的积分器；

图7是描绘了减小积分器摆幅的电路的示例性实施例的示图；以及

图8是图示了用于操作D类音频放大器的方法的示例性实施例的流程图。

具体实施例

下文阐述的详细描述意图作为本公开的示例性设计的描述，并且不意图表示本公开能够被实行的仅有设计。术语“示例性”在本文中用来意指“充当示例、实例或例示”。本文被描述为“示例性”的任何设计不必然解释为相对于其他设计是优选的或有利的。该详细描述包括具体细节，它们用于提供本公开的示例性设计的透彻理解的目的。对本领域的技术人员将明显的是，本文所描述的示例性设计可以不具有这些具体细节而被实行。在一些实例中，为了避免使本文所提出的示例性设计的新颖性模糊不清，以框图形式示出了公知的结构和设备。

图1示出了与无线通信系统120进行通信的无线设备110。无线通信系统120可以为长期演进(LTE)系统、码分多址(CDMA)系统、全球移动通信(GSM)系统、无线局域网(WLAN)系统、或某种其他的无线系统。CDMA系统可以实施宽带CDMA(WCDMA)、CDMA 1X、演进数据优化(EVDO)、时分同步CDMA(TD-SCDMA)、或CDMA的某种其他版本。为了简单，图1示出了包括两个基站130和132以及一个系统控制器140的无线通信系统120。一般而言，无线系统可以包括任何数目的基站和网络实体的任何集合。

无线设备110也可以称为用户设备(UE)、移动站、终端、接入终端、订户单元、站等。无线设备110可以为蜂窝电话、智能电话、平板计算机、无线调制解调器、个人数字助理(PDA)、手持式设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备等。无线设备110可以与无线系统120进行通信。无线设备110还可以接收来自广播站(例如，广播站134)的信号、来自一个或多个全球导航卫星系统(GNSS)中的卫星(例如，卫星150)的信号等。无线设备110可以支持用于无线通信的一个或多个无线电技术，诸如LTE、WCDMA、CDMA 1X、EVDO、TD-SCDMA、GSM、802.11等。在示例性实施例中，无线设备110可以包括如关于图2-图8描述的积分器。

图2示出了图1中的无线设备110的示例性设计的框图。在这种示例性设计中，无线设备110包括耦合到初级天线210的收发器220、耦合到次级天线212的收发器222、以及数据处理器/控制器280。收发器220包括多个(K个)接收器230pa至230pk以及多个(K个)发射器250pa至250pk，以支持多个频带、多个无线电技术、载波聚合等。收发器222包括多个(L个)接收器230sa至230sl以及多个(L个)发射器250sa至250lk，以支持多个频带、多个无线电技术、载波聚合、接收分集、从多个发射天线至多个接收天线的多输入多输出(MIMO)传输等。

在图2中所示出的示例性设计中，每个接收器230包括LNA 240和接收电路242。对于数据接收，天线210接收来自基站和/或其他发射器站的信号并且提供所接收的RF信号，所接收的RF信号通过天线接口电路224被路由并且呈现为到所选接收器的输入RF信号。天线接口电路224可以包括开关、双工器、发射器滤波器、接收滤波器、匹配电路等。下面的描述假定接收器230pa为所选接收器。在接收器230pa内，LAN 240pa放大输入RF信号并且提供输出RF信号。接收电路242pa将输出RF信号从RF下变频至基带，对下变频的信号进行放大和滤波，并且向数据处理器280提供模拟输入信号。接收电路242pa可以包括混频器、滤波器、放大器、匹配电路、振荡器、本地振荡器(LO)发生器、锁相环(PLL)等。收发器220和222中的每个剩余接收器230可以以与接收器230pa类似的方式进行操作。

在图2中所示出的示例性设计中，每个发射器250包括发射电路252和功率放大器(PA)254。对于数据发射，数据处理器280处理(例如，编码并调制)将被发射的数据并且向所选发射器提供模拟输出信号。下面的描述假定发射器250pa为所选发射器。在发射器250pa内，发射电路252pa对模拟输出信号进行放大、滤波并从基带上变频至RF，并且提供经调制的RF信号。发射电路252pa可以包括放大器、滤波器、混频器、匹配电路、振荡器、LO发生器、PLL等。PA 254pa接收并放大经调制的RF信号并且提供具有恰当输出功率电平的发射RF信号。发射RF信号通过天线接口电路224被路由并且经由天线210被发射。收发器220和222中的每个剩余发射器250可以以与发射器250pa类似的方式进行操作。

图2示出了接收器230和发射器250的示例性设计。接收器和发射器还可以包括图2中未示出的其他电路，诸如滤波器、匹配电路等。收发器220和222中的全部或部分可以被实施在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上。例如，LNA240和接收电路242可以被实施在一个模块(其可以为RFIC等)上。收发器220和222中的电路还可以以其他方式被实施。

数据处理器/控制器280可以执行用于无线设备110的各种功能。例如，数据处理器280可以针对经由接收器230正接收的数据和经由发射器250正发射的数据执行处理。控制器280可以控制收发器220和222内的各种电路的操作。存储器282可以存储用于数据处理器/控制器280的程序代码和数据。数据处理器/控制器280可以被实施在一个或多个专用集成电路(ASIC)和/或其他IC上。

编码器/解码器(CODEC)260可以耦合到数据处理器280。CODEC 260可以包括D类音频放大器261。D类音频放大器261为集成到CODEC 260中的开关放大器，并且可操作为调节由无线设备110生成(或提供给无线设备110)的音频信号的幅度。例如，D类音频放大器261可以放大由无线设备110接收的音频话音信号。另外，D类音频放大器261可以放大由无线设备110生成的音频信号(例如，铃声音频信号、MP3音频信号等)。放大的音频信号可以被提供给(例如，驱动)耦合到CODEC 260的扬声器266。在示例性实施例中，放大的音频信号可以由滤波器264滤波，并且经滤波的放大音频信号可以驱动扬声器266(例如，无线设备110的耳机、听筒或喇叭)。

D类音频放大器261可以包括用于误差控制的积分器262。例如，D类音频放大器261的输出(例如，提供给滤波器264或扬声器266的信号)可以取决于脉冲宽度调制信号和电源电压振幅。如关于图3-图4更详细解释的，反馈环路(例如，负反馈)可以用于基于脉冲宽度调制信号、电源电压振幅、以及D类音频放大器261的(多个)输出阻抗来减小误差。积分器262可以集成反馈电压信号(例如，D类音频放大器261的输出电压信号的反馈)与输入电压信号(例如，提供给D类音频放大器261的电压信号)，以控制D类音频放大器的线性度和性能。

无线设备110可以支持多个频带组、多个无线电技术、和/或多个天线。无线设备110可以包括若干LNA以支持经由多个频带组、多个无线电技术、和/或多个天线的接收。

参考图3，示出了包括积分器的系统300的示例性实施例，该积分器可操作为增大电源抑制比(PSRR)。在示例性实施例中，系统300可以对应于图1-图2的无线设备110内实施的D类音频放大器。系统300包括积分器302和脉冲宽度调制器304。在特定的实施例中，积分器302可以对应于图2的积分器262。例如，积分器302可以被实施在编码器/解码器(CODEC)的D类音频放大器中，以使得D类音频放大器的输出能够与输入进行组合，以控制D类音频放大器。

脉冲宽度调制器304包括一对差分放大器306、308和一对功率开关(未示出)。在示例性实施例中，第一差分放大器306可以操作为第一比较器电路，并且第二差分放大器308可以操作为第二比较器电路。例如，第一差分放大器306的负端子可以被耦合以接收第一差分波形(V_INTp)(例如，第一差分电压信号)，并且第二差分放大器308的负端子可以被耦合以接收第二差分波形(V_INTn)(例如，第二差分电压信号)。如下面所解释的，第一差分波形可以对应于第一积分器输出电压(V_INTp)，并且第二差分波形可以对应于第二积分器输出电压(V_INTn)。例如，在示例性实施例中，第一差分放大器306的负端子可以耦合到电容器314的正端子，并且第二差分放大器308的负端子可以耦合到电容器314的负端子。如下面所解释的，差分波形可以至少部分地由积分器302的电容器314来驱动。第一差分放大器306的正端子和第二差分放大器308的正端子可以被耦合以接收三角波形。在示例性实施例中，可以从电源和振荡器生成三角波形。

第一差分放大器306可以被配置为将第一差分波形与三角波形进行比较。当第一差分波形的值(例如，电压电平)大于三角波形的值时，第一差分放大器306生成具有逻辑高电压电平的第一脉冲宽度调制信号。该脉冲宽度调制信号可以驱动耦合到第一差分放大器306的输出的第一功率开关(未示出)，以生成第一差分输出电压信号(V_out1)。第二差分放大器308可以被配置为将第二差分波形与三角波形进行比较。当第二差分波形的值(例如，电压电平)大于三角波形的值时，第二差分放大器308生成具有逻辑高电压电平的第二脉冲宽度调制信号。脉冲宽度调制信号可以驱动耦合到第二差分放大器308的输出的第二功率开关(未示出)，以生成第二差分输出电压信号(V_out2)。

因此，当第一差分波形由于振荡在正方向上摆动(例如，在电压上增大)时，第二差分波形可以由于振荡在负方向上摆动(例如，在电压上降低)。这进而可以使得第一差分输出电压信号(V_out1)随着第二差分输出电压信号(V_out2)在电压电平上降低而在电压电平上增大。以类似的方式，当第一差分波形在负方向上摆动时，第二差分波形可以在正方向上摆动。这进而可以使得第一差分输出电压信号(V_out1)随着第二差分输出电压信号(V_out2)在电压电平上增大而在电压电平上降低。

积分器302可以包括电压至电流转换电路(例如，输入转换器310、第一反馈转换器312、以及第二反馈转换器313)。每个转换器310、312、313可以被配置为将电压信号转换成电流信号。例如，每个转换器310、312、313可以为电压至电流转换器。在示例性实施例中，输入转换器310为第一电压至电流转换器，并且反馈转换器312、313为第二电压至电流转换器。

一对差分输入电压信号320、322可以被提供给输入转换器310。如关于图4更详细描述的，输入转换器310可以包括一对电阻器(未示出)、差分运算放大器(未示出)、以及一对晶体管(未示出)。输入转换器310可以被配置为将该对差分输入电压信号320、322转换成一对差分输入电流信号(I_IN1、I_IN2)。例如，输入转换器310可以将第一差分输入电压信号320转换成第一差分输入电流信号(I_IN1)，并且输入转换器310可以将第二差分输入电压信号322转换成第二差分输入电流信号(I_IN2)。

第一差分输出电压信号(V_out1)可以经由第一反馈路径324被提供给第一反馈转换器312，并且第二差分输出电压信号(V_out2)可以经由第二反馈路径326被提供给第二反馈转换器313。如关于图4更详细描述的，第一反馈转换器312和第二反馈转换器313可以被集成到单个转换器电路中，该单个转换器电路包括一对电阻器(未示出)、第二差分放大器(未示出)、以及一对晶体管(未示出)。第一反馈转换器312可以被配置为将第一差分输出电压信号(V_out1)转换成第一反馈电流信号(I_FB1)，并且第二反馈转换器313可以被配置为将第二差分输出电压信号(V_out2)转换成第二反馈电流信号(I_FB2)。

第一差分输出电流信号(I_out1)可以在第一节点(N₁)处与第一反馈电流信号(I_IN1)进行组合(例如，加和)以生成第一组合电流信号，并且第二差分输出电流信号(I_out2)可以在第二节点(N₂)处与第二反馈电流信号(I_IN2)进行组合(例如，加和)以生成第二组合电流信号。

组合电流信号可以驱动(例如，充电和放电)电容器314(例如，单个差分积分电容器)。例如，第一组合电流信号可以在工作周期的一部分内(例如，在第一组合电流信号基于与第一差分输出电压信号(V_out1)相关联的高电压电平时)对电容器314充电，并且第二组合电流信号可以在工作周期的另一部分内(例如，在第二组合电流信号基于与第二差分输出电压信号(V_out2)相关联的高电压电平时)对电容器314放电。电容器314的正端子可以被耦合以生成第一积分器输出电压(V_INTp)，并且电容器314的负端子可以被耦合以生成第二积分器输出电压(V_INTn)。如关于图4更详细描述的，电容器314可以向脉冲宽度调制器的部分提供电压。例如，电容器314的正端子可以耦合到第一差分放大器306的负端子，并且电容器314的负端子可以耦合到第二差分放大器308的负端子。因此，电容器314可以提供被提供给差分放大器306、308的差分波形的电压电平。

系统300可以在减小裸片面积的同时增大D类音频放大器的PSRR。例如，电容器314的尺寸可以被减小至通常用于有源“电阻器-电容器”积分器的电容器的尺寸的大约百分之二十五，这减小了裸片面积。另外，PSRR对反馈网路的匹配不敏感(例如，输入转换器310中被耦合以接收一对差分输入电压信号320、322的电阻器以及反馈转换器312、313中的反馈电阻器)。因此，电阻器尺寸能够被减小。

通常，输入电阻器和反馈电阻器这两者的电阻器尺寸(宽度x长度)为大(相比于输入转换器310中的电阻器的尺寸和反馈转换器312、313中的电阻器的尺寸)，以增加匹配并且因此改进PSRR。然而，输入转换器310可以通过将一对差分输入电压信号320、322转换成一对差分输入电流信号(I_IN1，I_IN2)而在第一节点(N₁)和第二节点(N₂)处提供高阻抗。作为结果，PSRR对反馈电阻器和输入电阻器较不敏感。降低的灵敏度可以使能具有相对小的输入电阻器的增强(例如，增大)的PSRR，这减小了裸片面积。在示例性实施例中，如关于图4描述的，转换器310、312、313可以被“堆叠”以进一步减小裸片面积。

参考图4，示出了可操作为增大D类音频放大器的电源抑制比(PSRR)的积分器400的一部分的示例性实施例。在示例性实施例中，积分器400可以对应于图3的积分器302。积分器400包括第一和第二差分放大器306、308(例如，比较器电路)、输入转换器310、以及反馈转换器412。在示例性实施例中，反馈转换器412可以对应于图3的第一反馈转换器312和图3的第二反馈转换器313。例如，反馈转换器412可以为电压至电流转换器。

输入电压源420可以生成一对差分输入电压信号。在示例性实施例中，输入电压源420可以生成图3的第一差分输入电压信号320和图3的第二差分输入电压信号322。该对差分输入电压信号可以被提供给输入转换器310。

输入转换器310可以包括第一差分运算放大器406、第一电阻器(R₁)、第二电阻器(R₂)、第一晶体管430、以及第二晶体管432。在示例性实施例中，第一晶体管430和第二晶体管432为n型金属氧化物半导体(NMOS)晶体管。第一晶体管430的栅极耦合到第一差分运算放大器406的正输出端子，并且第二晶体管432的栅极耦合到第一差分运算放大器406的负输出端子。第一晶体管430的源极耦合到第一电流源402，并且第二晶体管432的源极耦合到第二电流源404。在示例性实施例中，第一电流源402和第二电流源404生成基本上相等量的电流。

第一电阻器(R₁)可以将第一差分输入电压信号转换成电流信号，并且第二电阻器(R₂)可以将第二差分输入电压信号转换成电流信号。与第一差分输入电压信号相关联的第一电压可以被提供给第一差分运算放大器406的负输入端子，并且与第二差分电压信号相关联的第二电压可以被提供给第一差分运算放大器406的正输入端子。

第一差分运算放大器406可以将第一和第二电压与参考电压(V_REF)进行比较。例如，第一电压可以与参考电压的一半(V_REF/2)进行比较，并且第二电压可以与参考电压的一半(V_REF/2)进行比较。第一晶体管430可以基于来自第一电流源402的电流(与来自第一电阻器(R₁)组合)来传导电流，其可以通过第一晶体管430供应(source)至第一节点(N₁)作为第一差分输入电流信号(I_IN1)。第二晶体管432可以基于来自第二电流源的电流(与来自第二电阻器(R₂)组合)来传导电流，其可以通过第二晶体管432供应至第二节点(N₂)作为第二差分输入电流信号(I_IN2)。

反馈转换器412可以包括第二差分运算放大器408、第三电阻器(R₃)、第四电阻器(R₄)、第三晶体管434、以及第四晶体管436。在示例性实施例中，第三晶体管434和第四晶体管436为NMOS晶体管。第三晶体管434的栅极耦合到第二差分运算放大器408的正输出端子，并且第四晶体管436的栅极耦合到第二差分运算放大器408的负输出端子。第三晶体管434的源极耦合到第一节点(N₁)，并且第四晶体管436的源极耦合到第二节点(N₂)。

第一差分输出电压信号(V_out1)可以经由第一反馈路径324被提供给反馈转换器412，并且第二差分输出电压信号(V_out2)可以经由第二反馈路径326被提供给反馈转换器412。第三电阻器(R₃)可以将第一差分输出电压信号(V_out1)转换成第一反馈电流信号(I_FB1)，并且第四电阻器(R₄)可以将第二差分输出电压信号(V_out2)转换成第二反馈电流信号(I_FB2)。第一反馈电流信号(I_FB1)可以在第一节点(N₁)处与第一差分输入电流信号(I_IN1)进行组合以生成第一组合电流信号，并且第二反馈电流信号(I_FB2)可以在第二节点(N₂)处与第二差分输入电流信号(I_IN2)进行组合以生成第二组合信号。

第二运算放大器308可以将关联于第一差分输出电压信号(V_out1)的第一电压和关联于第二差分输出电压信号(V_out2)的第二电压与第二参考电压(V_REF2)进行比较。例如，第一电压可以与第二参考电压的一半(V_REF2/2)进行比较，并且第二电压可以与第二参考电压的一半(V_REF2/2)进行比较。第三晶体管434可以基于第一组合电流来传导电流，其可以通过第三晶体管434被供应以对电容器314充电。第四晶体管436可以基于第二组合电流来传导电流，其可以通过第四晶体管436被供应以对电容器314放电。

电容器314的正端子可以耦合到第一差分放大器306的负端子，并且电容器314的负端子可以耦合到第二差分放大器308的负端子。因此，电容器314可以向第一差分放大器306的负端子提供电压，并且电容器314可以向第二差分放大器308的负端子提供电压。

被配置为生成三角波形的振荡器414可以耦合到差分放大器306、308的正输入端子。第一差分放大器306可以被配置为将第一积分器输出电压(V_INTp)与三角波形进行比较。当第一积分器输出电压(V_INTp)的值(例如，电压电平)大于三角波形的值时，第一差分放大器306生成具有逻辑高电压电平的脉冲宽度调制信号。该脉冲宽度调制信号可以驱动耦合到第一差分放大器306的输出的第一功率开关(未示出)，以生成第一差分输出电压信号(V_out1)。当第一积分器输出电压(V_INTp)的值小于三角波形的值时，第一差分放大器306生成具有逻辑低电压电平的脉冲宽度调制信号。第二差分放大器308可以被配置为将第二积分器输出电压(V_INTn)与三角波形进行比较。当第二积分器输出电压(V_INTn)的值(例如，电压电平)大于三角波形的值时，第二差分放大器308生成具有逻辑高电压电平的脉冲宽度调制信号。该脉冲宽度调制信号可以驱动耦合到第二差分放大器308的输出的第二功率开关(未示出)，以生成第二差分输出电压信号(V_out2)。当第二积分器输出电压(V_INTn)的值小于三角波形的值时，第二差分放大器308生成具有逻辑低电压电平的脉冲宽度调制信号。将意识到，电容器314的尺寸可以被减小至通常用于有源“电阻器-电容器”积分器的电容器尺寸的大约百分之二十五，这减小了裸片面积。

积分器400还可以包括晶体管电路440，晶体管电路440被耦合以向电容器314的每个端子提供基本上恒定的电流。晶体管电路440可以包括第五晶体管442、第六晶体管444、第七晶体管446、以及第八晶体管448。在示例性实施例中，每个晶体管442-448可以为p型金属氧化物半导体(PMOS)晶体管。第五晶体管442的源极和第六晶体管444的源极可以耦合到电源电压(V_dd)。第五晶体管442的漏极可以耦合到第七晶体管446的源极，并且第六晶体管444的漏极可以耦合到第八晶体管448的源极。如关于图5描述的，第五晶体管442的栅极和第六晶体管444的栅极可以耦合到第一共模反馈电路，并且第七晶体管446的栅极和第八晶体管448的栅极可以耦合到第二共模反馈电路。

积分器400可以在减小裸片面积的同时增大D类音频放大器的PSRR。例如，输入转换器310和反馈转换器412可以通过将电压信号转换成电流信号而在朝向输入转换器310看的反馈节点(例如，第一节点(N₁)和第二节点(N₂))处提供高阻抗。作为结果，PSRR对反馈电阻器(例如，第三电阻器(R₃)和第四电阻器(R₄))较不敏感。降低的灵敏度可以使能具有相对小的输入电阻器(例如，第一电阻器(R₁)和第二电阻器(R₂))的增强(例如，增大)的PSRR，这减小了裸片面积。

参考图5，示出了可操作为增大D类音频放大器的电源抑制比(PSRR)的积分器400的共模电路的示例性实施例。积分器400可以进一步包括第一共模反馈电路502和第二共模反馈电路504。

第一共模反馈电路502可以包括第九晶体管509和第十晶体管510。在示例性实施例中，第九晶体管509和第十晶体管510为NMOS晶体管。第九晶体管509的源极耦合到接地，并且第十晶体管510的源极耦合到接地。第九晶体管509的漏极耦合到第十一晶体管511的源极，并且第十晶体管510的漏极耦合到第十二晶体管512的源极。在示例性实施例中，第十一晶体管511和十二晶体管512为NMOS晶体管。第九和第十晶体管509、510的栅极耦合到第十一晶体管511的源极。

第十一晶体管的源极耦合到第七电阻器(R₇)的第一端子，并且第十二晶体管512的源极耦合到第十三晶体管513的漏极。第十一和第十二晶体管511、512的栅极耦合到第七电阻器(R₇)的第二端子。第十三晶体管513的源极耦合到第十四晶体管514的漏极。在示例性实施例中，第十三晶体管513和第十四晶体管514为PMOS晶体管。第十三和第十四晶体管513、514的栅极耦合到第七和第八晶体管446、448的栅极。第七电阻器(R₇)的第二端子耦合到第十五晶体管515的漏极。在示例性实施例中，第十五晶体管515为PMOS晶体管。第十五晶体管515的栅极耦合到第五和第六晶体管442、444的栅极。第十四和第十五晶体管514、515的源极耦合到电源(V_dd)。

第二共模反馈电路504包括第三电流源530和第四电流源532。第三电流源530的第一端子耦合到第十六晶体管516的源极并且耦合到第十七晶体管517的源极。在示例性实施例中，第十六和第十七晶体管516、517为NMOS晶体管。第三电流源530的第二端子耦合到接地。第四电流源532的第一端子耦合到第十八晶体管518的源极并且耦合到第十九晶体管519的源极。在示例性实施例中，第十八和第十九晶体管518、519为NMOS晶体管。第十八晶体管518的栅极耦合到第十七晶体管517的栅极，并且第十九晶体管519的栅极耦合到第七晶体管446的漏极。第十六晶体管516的栅极耦合到电容器314。

第十六晶体管516的漏极耦合到第二十晶体管520的漏极并且耦合到第十九晶体管519的漏极。第二十一晶体管521的漏极耦合到第十七晶体管517的漏极并且耦合到第十八晶体管518的漏极。在示例性实施例中，第二十晶体管520和第二十一晶体管521为PMOS晶体管。第二十和第二十一晶体管520、521的源极耦合到电源(V_dd)。第二十晶体管520的栅极耦合到第二十晶体管520的漏极。第二十一晶体管521的栅极耦合到第二十一晶体管521的漏极并且耦合到第五和第六晶体管442、444的栅极。第一辅助电容器506耦合到电容器314的第一端子并且耦合到接地。第二辅助电容器508耦合到电容器的第二端子并且耦合到接地。

图5中的共模反馈电路可以向图4中的晶体管电路440的电流源提供共模电压。图5中的第七和第八晶体管446、448的共模电压可以被设计为跟踪第五和第六晶体管442、444的共模电压。该跟踪属性可以通过偏置第一共模反馈电路502的特性来完成。该跟踪共模方法增大了图4中的积分器400的输出摆幅(V_INTP、V_INTN)。

参考图6，示出了系统600的示例性实施例，系统600包括可操作为增大D类音频放大器的PSRR的积分器。在示例性实施例中，系统600可以对应于D类音频放大器，并且系统600可以包括积分器602。在示例性实施例中，积分器602可以对应于图3的积分器302、图4-图5的积分器400、或它们的任何组合。

第一缓冲器612可以被耦合以提供积分器602的第一积分器输出(V_INTp)，并且第二缓冲器613可以被耦合以提供积分器602的第二积分器输出(V_INTn)。第一积分器输出(V_INTp)可以经由第五电阻器(R₅)和第六电阻器(R₆)被转换成电流信号，以分别对耦合到第一差分放大器614的负输入端子的电容器(C₃)选择性地充电和放电，并且对耦合到第二差分放大器624的正端子的电容器(C₅)选择性地充电和放电。第二积分器输出(V_INTn)可以经由第七电阻器(R₇)和第八电阻器(R₈)被转换成电流信号，以对耦合到第一差分放大器614的正输入端子的电容器(C₄)选择性地充电和放电，并且对耦合到第二差分放大器624的负端子的电容器(C₆)选择性地充电和放电。差分放大器614、624可以被包括在第二积分器中。

第二积分器的输出可以驱动比较器616、626，比较器616、626进而可以驱动功率开关618、628。第一功率开关618可以生成第一差分输出电压信号(V_OUTp)，并且第二功率开关628可以生成第二差分输出电压信号(V_OUTn)。在示例性实施例中，第一差分输出电压信号(V_OUTp)对应于图3的第一差分输出电压信号(V_out1)，并且第二差分输出电压信号(V_OUTn)对应于图3的第二差分输出电压信号(V_out2)。

第一差分输出电压信号(V_OUTp)和第二差分输出电压信号(V_OUTn)可以被提供给扬声器630。另外，差分输出电压信号(V_OUTp，V_OUTn)可以使用耦合到积分器602的输入的反馈路径被转换成电流信号。例如，差分输出电压信号(V_OUTp，V_OUTn)可以以与关于图4描述的类似方式分别经由第三电阻器(R₃)和第四电阻器(R₄)而被转换成反馈电流信号(I_FB1，I_FB2)。差分输出电压信号(V_OUTp，V_OUTn)还可以经由与第九电阻器(R₉)和第十电阻器(R₁₀)相关联的反馈路径被转换成电流信号。经由第九和第十电阻器(R₉，R₁₀)生成的电流信号可以分别通过第五和第八电阻器(R₅，R₈)被提供给积分器输出(V_INTp，V_INTn)，这可以在积分器602的输出处引起电压摆动。

与积分器602相关联的第一电流源610可以被配置为通过节点FW_P和第九电阻器(R₉)传播的第一消除电流650(例如，前馈电流)。第一消除电流650可以抵消(例如，消除)与第一差分输出电压信号(V_OUTp)的被提供给第一积分器输出(V_INTp)的部分相关联的电流。如关于图7描述的，第一消除电流650的幅度可以通过选择性地激活和去激活电流镜电路内的晶体管而被调节。以类似的方式，第二电流源620可以生成通过节点FW_N和第十电阻器(R₁₀)传播的第二消除电流652(例如，前馈电流)。第二消除电流652可以抵消与第二差分输出电压信号(V_OUTn)的被提供给第二积分器输出(V_INTn)的部分相关联的电流。

第一消除电流650可以大幅抑制与第一差分输出电压信号(V_OUTp)的被提供给第一积分器输出(V_INTp)的部分相关联的电流，这可以减小积分器602的输出信号摆幅。以类似的方式，第二消除电流652可以大幅抑制与第二差分输出电压信号(V_OUTn)的被提供给输出(V_INTn)的部分相关联的电流，这可以减小积分器602的输出信号摆幅。

减小积分器602的输出信号摆幅(例如，第一积分器摆幅)可以通过避免积分器602的设备在不同运算区域之间切换来改进线性度。归因于相对大的摆幅所致的将运算区域从一个切换到另一个可能引起失真。减小第一积分器摆幅还可以通过在没有劣化线性度的情况下降低第二级的增益(例如，与差分放大器614、624相关联的增益)来使能较小的积分器电容器。

参考图7，示出了减小积分器摆幅的电路700的示例性实施例。在示例性实施例中，电路700可以耦合到图6的积分器602(或被包括在图6的积分器602中)。

电路700可以包括第一运算放大器705和第二运算放大器706。在示例性实施例中，第一运算放大器705和第二运算放大器706可以对应于图4的第一差分运算放大器406。第一数模转换器(DAC)702可以被耦合以生成第一电流信号(IDAC)。第一电流信号(IDAC)可以与图4的第一差分输入电流信号(I_IN1)进行加和，以生成第一加和电流信号。第二DAC 704可以被耦合以生成第二电流信号(IDAC)。第二电流信号(IDAC)可以与图4的第二差分输入电流信号(I_IN2)进行加和，以生成第二加和电流信号。

第一加和电流信号可以通过第一晶体管430被镜像到第一辅助晶体管730。第二加和电流信号可以通过第二晶体管432被镜像到第二辅助晶体管732。在示例性实施例中，第一辅助晶体管730和第二辅助晶体管732为NMOS晶体管。

第一辅助电路包括第三辅助晶体管740、第四辅助晶体管742、第五辅助晶体管744、第六辅助晶体管746、以及第七辅助晶体管748。在示例性实施例中，第四、第五和第六辅助晶体管742-746为PMOS晶体管，并且第三和第七辅助晶体管740、748为NMOS晶体管。第三辅助晶体管740的源极和第七辅助晶体管748的源极耦合到接地。第三辅助晶体管740的漏极耦合到第四辅助晶体管742的漏极并且耦合到第三辅助晶体管740的栅极。第四、第五和第六辅助晶体管742-746的源极耦合到电源(V_dd)。第五、第六和第七辅助晶体管744、746、748的栅极被耦合以接收被镜像的第一加和电流信号。虽然被描绘为单个晶体管，但是第一辅助晶体管730可以包括通过数字代码选择性地被激活的晶体管阵列。例如，数字代码可以控制被镜像到第六辅助晶体管746(FW_N)的漏极的第一加和电流的量，以控制第一消除电流650(例如，前馈电流)。

第二辅助电路包括第八辅助晶体管750、第九辅助晶体管752、第十辅助晶体管754、第十一辅助晶体管756、以及第十二辅助晶体管758。在示例性实施例中，第九、第十和第十一辅助晶体管752-756为PMOS晶体管，并且第八和第十二辅助晶体管750、758为NMOS晶体管。第八辅助晶体管750的源极和第十二辅助晶体管758的源极耦合到接地。第八辅助晶体管750的漏极耦合到第九辅助晶体管752的漏极并且耦合到第八辅助晶体管750的栅极。第九、第十和第十一辅助晶体管752-756的源极耦合到电源(V_dd)。第十、第十一和第十二辅助晶体管754、758的栅极被耦合以接收被镜像的第二加和电流信号。虽然被描绘为单个晶体管，但是第二晶体管732可以包括通过数字代码选择性地被激活的晶体管阵列。例如，数字代码可以控制被镜像到第十一辅助晶体管756(FW_P)的漏极的第二加和电流的量，以控制第二消除电流652(例如，前馈电流)。

因此，图7的电路700可以提供具有DAC的模拟接口，以减小积分器(例如，图6的积分器602)的积分器摆幅。例如，数字代码可以被提供给DAC 702、704，以调节消除电流(例如，图6的消除电流650、652)的量。减小积分器摆幅还可以通过在没有劣化线性度的情况下降低第二级的增益(例如，与差分运算放大器614、624相关联的增益)来使能较小的积分器电容器。

参考图8，示出了流程图，该流程图图示了用于操作D类音频放大器的方法800的示例性实施例。在说明性实施例中，方法800可以由图1-图2的无线设备110内的电路、图3的系统300、图4-图5的积分器400、图6的系统600、图7的电路700、或它们的任何组合来执行。

方法800包括：在802处，将差分输入电压信号转换成差分输入电流信号。例如，参考图3，输入转换器310可以将一对差分输入电压信号320、322转换成一对差分输入电流信号(I_IN1、I_IN2)。例如，输入转换器310可以将第一差分输入电压信号320转换成第一差分输入电流信号(I_IN1)，并且输入转换器310可以将第二差分输入电压信号322转换成第二差分输入电流信号(I_IN2)。

在804处，来自比较器的输出电压信号可以被转换成反馈电流信号。例如，参考图3，第一反馈转换器310可以将第一差分输出电压信号(V_out1)转换成第一反馈电流信号(I_FB1)，并且第二反馈转换器312可以将第二差分输出电压信号(V_out2)转换成第二反馈电流信号(I_FB2)。

在806处，电容器可以基于差分输入电流信号和反馈电流信号选择性地被充电和放电。例如，参考图3，第一差分输出电流信号(I_out1)可以在第一节点(N₁)处与第一反馈电流信号(I_IN1)进行组合(例如，加和)以生成第一组合电流信号，并且第二差分输出电流信号(I_out2)可以在第二节点(N₂)处与第二反馈电流信号(I_IN2)进行组合(例如，加和)以生成第二组合电流信号。组合电流信号可以驱动(例如，充电和放电)电容器314(例如，单个差分积分电容器)。例如，第一组合电流信号可以在工作周期的一部分内(例如，在第一组合电流信号基于与第一差分输出电压信号(V_out1)和第一差分输入电压信号320相关联的高电压电平时)对电容器314充电，并且第二组合电流信号可以在工作周期的另一部分内(例如，在第二组合电流信号基于与第二差分输出电压信号(V_out2)和第一差分输入电压信号322相关联的高电压电平时)对电容器314放电。

图8的方法800可以由具有减小的裸片面积的D类音频放大器来执行。例如，电容器314的尺寸可以被减小至通常用于有源“电阻器-电容器”积分器的电容器的尺寸的大约百分之二十五。另外，PSRR对反馈网路的匹配(例如，输入转换器310中被耦合以接收一对差分输入电压信号320、322的电阻器以及反馈转换器312、313中的反馈电阻器)不敏感(或者较不敏感)。因此，电阻器尺寸能够被减小。

通常，输入电阻器和反馈电阻器这两者的电阻器尺寸(宽度x长度)为大(相比于输入转换器310中的电阻器的尺寸和反馈转换器312、313中的电阻器的尺寸)，以增加匹配并且因此改进PSRR。然而，输入转换器310可以通过将一对差分输入电压信号320、322转换成一对差分输入电流信号(I_IN1、I_IN2)而在第一节点(N₁)和第二节点(N₂)处提供高阻抗。作为结果，PSRR对反馈电阻器和输入电阻器较不敏感。降低的灵敏度可以使能具有相对小的输入电阻器的增强(例如，增大)的PSRR，这减小了裸片面积。

结合所描述的实施例，一种装置包括用于将差分输入电压信号转换成差分输入电流信号的部件(means)。例如，用于将差分输入电压信号转换成差分输入电流信号的部件可以包括图3-图4的输入转换器310、图4的第一差分运算放大器406、图4的第一晶体管430、图4的第二晶体管432、图4的第一电阻器(R₁)、图4的第二电阻器(R₂)、图6的积分器602、将差分输入电压信号转换成差分输入电流信号的一个或多个其他设备、电路、模块或指令、或者它们的任何组合。

该装置还可以包括用于将输出电压信号转换成反馈电流信号的部件。例如，用于将输出电压信号转换成反馈电流信号的部件可以包括图3的第一反馈转换器312、图3的第二反馈转换器313、图4的反馈转换器412、图4的第二差分运算放大器408、图4的第三晶体管434、图4的第四晶体管436、图4的第三电阻器(R₃)、图4的第四电阻器(R₄)、图6的积分器602、将输出电压信号转换成反馈电流信号的一个或多个其他设备、电路、模块或指令、或者它们的任何组合。

该装置还可以包括用于存储能量的部件。用于存储能量的部件可以是电容器，其基于一对差分输入电流信号和一对反馈电流信号选择性地被充电和放电。例如，用于存储能量的部件可以包括图3-图5的电容器314、图3的积分器602、一个或多个其他设备、电路、模块、或者它们的任何组合。

技术人员将进一步意识到，关于本文公开的实施例所描述的各种说明性逻辑块、配置、模块、电路、以及算法步骤可以被实施为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种说明性组件、块、配置、模块、电路、以及步骤已经在上文一般性地按照它们的功能被描述。这种功能是被实施为硬件还是处理器可执行指令取决于特定应用和施加于整个系统上的设计约束。例如，被提供给DAC 702、704的数字代码可以使用由处理器可执行的软件来实施。技术人员可以针对每个特定应用以不同的方式来实施所描述的功能，但是这种实施决策不应当被解释为引起与本公开的范围的偏离。

关于本文公开的实施例所描述的方法或算法的步骤可以直接被具体化在硬件中、在由处理器执行的软件模块中、或在这两者的组合中。软件模块可以位于随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移除盘、光盘只读存储器(CD-ROM)、或本领域中已知的任何其他形式的非暂态存储介质。示例性存储介质耦合到处理器，以使得处理器能够从存储介质读取信息和向存储介质书入信息。在备选方式中，存储介质可以集成到处理器。处理器和存储介质可以位于专用集成电路(ASIC)中。ASIC可以位于计算设备或用户终端中。在备选方式中，处理器和存储介质可以作为分立组件位于计算设备或用户终端中。

所公开实施例的之前描述被提供以使得本领域的技术人员能够制作或使用所公开的实施例。对这些实施例的各种修改对本领域的技术人员将是容易明显的，并且本文所定义的原理可以在不偏离公开范围的情况下应用于其他实施例。因此，本公开不意图被限于本文所示出的实施例，而是将符合于可能与由以下权利要求定义的原理和新颖特征相一致的最宽范围。