使用低压器件的高压输入接收机的制作方法

本申请要求于2014年4月16日提交的美国非临时申请No.14/254,706的优先权，其全部内容通过援引纳入于此。

技术领域

本申请涉及接收机，并且尤其涉及将高压域输入信号转换成接收到的低压域信号的接收机。

背景技术：

随着半导体技术前进到深亚微米时代，呼应于晶体管尺寸的按比例减小，电源电压被按比例降低。然而，可能仍然需要支持来自高压态相的输入/输出(I/O)标准。但是现代高密度集成电路中的厚氧化物晶体管可能不能够容适任何高于某些最高电平的电压，诸如跨它们的栅-源、栅-漏或源-漏结的二伏特。为了安全地接收具有超过此类最高电平的电压的输入信号，常规上在集成电路的输入接收机中使用原生晶体管。

图1A中示出了一种示例常规输入接收机100。原生NMOS传输晶体管105使其栅极由内部电源电压VDD驱动。内部电压VDD比由在原生传输晶体管105的漏极处接收到的VDDX域输入信号102循环到的电源电压VDDX低。VDDX的电平取决于输入信号102的信令协议。例如，一个信令协议可以使得输入信号102根据其频率在0和3.3V(VDDX)之间循环相反，VDD可以等于1.8V或1.65V，这对于现代设备是较安全的电平。就此而言，若3.3V跨原生传输晶体管105的任意一对端子(漏-源、栅-源或栅-漏)施加，那么原生传输晶体管105可能发生故障。更一般地，VDD约等于VDDX的一半，而不管信令协议所确定的VDDX的电平。

随着输入信号102升高到VDD，其通过到原生传输晶体管105的漏极，因为该原生传输晶体管105的电压阈值为零伏。原生传输晶体管105的栅-源电压最终降到零，这防止原生传输晶体管的源极上升超过VDD。虽然在输入信号电压102的循环中漏极继续上升至3.3V，但是原生传输晶体管105不受应变，因为在其漏极和源极之间没有大于VDD的电压差。类似地，原生传输晶体管105的栅极和漏极之间或者栅极和源极之间也从没有大于VDD的电压差。

接收机(诸如由VDD电源电压供电的反相器110)将源电压反相以从VDDX域输入信号102产生VDD域或者经阶降的(stepped down)输出信号115。反相器110将输出信号115驱动到包括输入接收机100的集成电路的内部电路系统(未解说)。虽然原生传输晶体管105避免了将VDDX域输入信号102转换成VDD域输出信号115中的电压应变问题，但是输入接收机100遭受到数个问题。例如，外部源驱动输入信号102。输入接收机100不具有对此外部源的控制。原生传输晶体管105由此将其接收到的任何占空比和转换率传递到反相器110。来自反相器110的VDD域输出信号115的占空比和转换率由此不可接受地失真了。此外，输入信号102在不同于期望的接地电平和VDDX电平的最小电压和最大电压之间的振荡导致了进一步的失真。此外，原生器件(诸如原生传输晶体管105)对于工艺变化是非常敏感的。输入接收机100的使用由此被限于相对低的输入信号频率，诸如数十MHz以满足+/-5％的占空比差错要求。

因此，本领域中存在对于提供高频域中更为精确的性能的阶降输入接收机的需要。

概述

所提供的输入接收机包括用于接收输入信号的波形斩波器。该波形斩波器针对阈值电压(诸如内部电源电压VDD)将该输入信号斩波成第一经斩波信号和第二经斩波信号。当该输入信号循环到高于VDD时，该波形斩波器传递该输入信号以驱动该第一经斩波信号。然而，当该输入信号循环到低于VDD时，该波形斩波器将该第一经斩波信号钳位于VDD。类似地，当该输入信号循环到低于VDD时，该波形斩波器传递该输入信号以驱动该第二经斩波信号，而当该输入信号循环到高于VDD时，该波形斩波器将该第二经斩波信号钳位于VDD。

VDDX域接收机将经斩波信号组合成VDDX域组合信号。VDDX是约为VDD两倍的电源电压。当第一经斩波信号被钳位于VDD时，VDDX域接收机将组合信号充电到VDDX。相反，当第二经斩波信号钳位于VDD时，VDDX域接收机将该组合信号放电到接地。

附图简述

图1是用于将高压域输入信号转换成接收到的低压域信号的常规输入接收机的电路图。

图2是根据本公开实施例的用于将高压域输入信号转换成接收到的低压域信号的输入接收机的框图，该接收到的低压域信号具有改进的转换率、占空比、最小和最大电压电平以及高频性能。

图3是图2的输入接收机中的波形斩波器的电路图。

图4是图3的波形斩波器的输入信号以及对应的第一经斩波信号和第二经斩波信号的时序图。

图5是图2的输入接收机中的斩波波形接收机的电路图。

图6是用于图2的输入接收机的示例方法的流程图。

所公开的输入接收机的各实施例及其优势通过参考以下详细描述而被最好地理解。应当领会，在一个或多个附图中，相同的参考标记被用来标识相同的元件。

详细描述

图2中所解说的输入接收机200将高压域(VDDX)输入信号102阶降成具有改进的占空比、转换率以及最小电压和最大电平的降低电压域(VDD)输出信号225。为此，输入接收机200在波形斩波器205处接收VDDX-域输入信号102。相反，参照图1所讨论的常规接收机100在原生传输晶体管105处接收输入信号102。输入信号102旨在于0伏和高压域电源电压VDDX之间循环，虽然，其可能由于输入信号源(未解说)的不精确而偏离这些最小和最大电压电平。就此而言，输入接收机200不具有针对输入信号102的关于转换率、占空比以及最大和最小电压电平而言的质量的控制，因为外部源(未解说)生成输入信号102并将其驱动到包括输入接收机200的管芯(未解说)。波形斩波器205相关于阈值电压(诸如约等于VDDX/2的内部电源电压VDD)将输入信号102斩波。例如，在一个实施例中，VDDX可等于3.3V，而VDD可等于1.8V或1.65V。VDD电压电平足够低，从而在输入接收机200下游的低压域器件(未解说)未被其破坏。例如，包括输入接收机200的管芯可包括厚栅极氧化物器件以及薄栅极氧化物器件二者。厚栅极氧化物器件对于VDD的相对高的电平(诸如1.8V)是稳健的。相反，薄栅极氧化物器件对于此类电压电平并不稳健，而作为替代仅能够耐受降低的电压电平，诸如1V或更低。

输入接收机200中的该器件可包括厚栅极氧化物器件，从而它们对于VDD电压电平是稳健的。然而，这些器件对于VDDX电压差而言并不稳健。如将会在本文中进一步解释的，虽然输入接收机接收VDDX域输入信号102，但是输入接收机200的设计确保输入接收机200中的每个器件从不具有跨其任意端子(栅-源、栅-漏和漏-源)的不安全电压电平(例如，VDDX)。

波形斩波器205产生了两个经斩波信号：在VDD和VDDX之间循环的第一经斩波信号(padsig_p)230，以及在0V和VDD之间循环的第二经斩波信号(padsig_n)240。波形斩波器205针对例如VDD形成了第一和第二经斩波信号padsig_p 230和padsig_n 240。更一般地，VDD代表用于波形斩波器205执行的斩波的阈值电压。就此而言，再次注意，输入信号102在0V和VDDX之间循环(理想情况下)。输入信号102的每个循环会由此包括输入信号102在接地和VDD之间循环的下半循环，以及输入信号102在VDD和VDDX之间循环的上半循环。波形斩波器205基本将输入信号102的每个上半循环作为第一经斩波信号padsig_p 230传递。但是，当输入信号102在其下半循环中降到低于VDD时，波形斩波器205将第一经斩波信号padsig_p 230钳位在VDD。第一经斩波信号padsig_p 230的每个循环将会由此包括钳位半循环和非钳位半循环。钳位半循环对应于输入信号102的下半循环。非钳位半循环对应于输入信号102的上半循环。在钳位半循环中，当输入信号降到低于VDD时，在输入信号102的下半循环那部分期间，第一经斩波信号padsig_p 230被钳位在VDD。在钳位半循环的剩余部分，第一经斩波信号padsig_p 230基本上等于输入信号102，因为其从VDD上升或向VDD下降。类似地，在非钳位半循环中，第一经斩波信号padsig_p 230基本上等于输入信号102，因为其在其上半循环中在VDD和VDDX之间上升和下降。

类似地，波形斩波器205将输入信号102的每个下半循环基本作为第二经斩波信号padsig_n 240的非钳位半循环传递。然而，当输入信号102在其上半循环中上升到VDD之上时，波形斩波器205将第二经斩波信号padsig_n 240钳位在VDD。输入信号102的上半循环由此对应于第二经斩波输入信号padsig_n 240的钳位半循环。如以上所讨论的，输入接收机200不具有对于输入信号102的质量的控制。所以，输入信号102的上半循环可不达到VDDX的期望的或预期的电压电平。类似地，输入信号102的下半循环可不达到0V或接地(VSS)。然而，可以合理地确信输入信号102在每个上半循环中的大部分时间是大于VDD的。第一经斩波信号padsig_p 230将会由此在每个其钳位半循环的大多数时间(或者至少可察觉的部分)被钳位在VDD。类似地，可以合理地确信输入信号102在每个下半循环中的大部分时间是低于VDD的。第二经斩波信号padsig_n 240将会由此在每个其钳位半循环的大多数时间(或者至少可察觉的部分)被钳位在VDD。

因此可以领会在0V和VDDX之间循环的“组合”信号可以有益地重构自第一和第二经斩波信号padsig_p 230和padsig_n 240的钳位半循环。例如，认为无论何时第一经斩波信号padsig_p 230被钳位在VDD，此类组合信号都被驱动到VDDX。类似地，认为无论何时第二经斩波信号padsig_n 240被钳位在VDD，该组合信号都被接地。因为随着输入信号102从VDD降到接地，第一经斩波信号padsig_p被钳位在VDD，而随着输入信号102从VDD上升到VDDX，第二经斩波信号padsig_n 240被钳位在VDD，所得组合信号被反相或者与输入信号102异相180度。用这种方式生成组合信号是相当有益的，因为组合信号会随后具有期望的最小和最大电压电平。相反，对于输入信号102，这些最小和最大电压电平不能被保证。此外，因为钳位VDD电平对于第一和第二经斩波信号padsig_p 230和padsig_n 240的每个钳位半循环中的多数(或者至少可察觉部分)都会发生，所以所得组合信号会具有合乎期望的占空比因数和转换率。相反，输入信号102的占空比和转换率不具有可期望占空比因数、转换率或最大和最小电压电平的此类保证。

再次参见图2，VDDX域斩波波形接收机210处理该第一和第二经斩波信号padsig_p 230和padsig_n 240以产生如刚才所描述地循环的组合信号235以实现这些益处。结果是，输入信号102(理想地在0和VDDX之间循环)被处理以产生同样在0和VDDX之间循环的组合信号235。但是注意，输入信号102并不仅仅是重新产生以形成组合信号235的。替代地，如以上所讨论的，波形斩波器205和VDDX域斩波波形接收机210的组合为组合信号235改进了转换率、占空比，并且实现了期望的最小和最大电压电平。

给定转换率、占空比以及信号电压最小和最大电平的这些改进，那么阶降器件215(诸如原生传输晶体管)可以被用来从组合信号235形成VDD域输出信号245。如类似于针对图1的原生传输晶体管105所讨论的，阶降器件215可包括接收NMOS原生传输晶体管(未解说)，该NMOS原生传输晶体管在其一个漏极/源极端子接收VDDX域组合信号235以如由施加到其栅极的VDD所控制地在其剩余的漏极/源极端子处传递VDD域输出信号245。在原生晶体管中没有电压阈值损耗，所以当组合信号235循环超过VDD时，VDD域输出信号245可以在VDD处饱和(与VDD减去某阈值电压相反)。

在一些实施例中，如本文中所进一步讨论的，滞后电路220(诸如施密特(Schmitt)触发器)可以进一步处理VDD域输出信号245以形成最终VDD域输出信号225。替换地，VDD域输出信号245可以被用作输出信号而不使用任何滞后处理。

因为通过波形斩波器205和VDDX域斩波波形接收机210的组合进行的转换率和占空比调节以及期望电压最大和最小电平的实现，输入信号102可以具有相对高的频率，诸如数百MHz或者更高，其又可以从VDDX域阶降到VDD域而没有保真上的损耗。可参考以下示例实施例更好地领会这些有利特征。

图3中示出了示例波形斩波器205的电路图。由电容器300与电阻器305串联形成的分压器在电容器300的第一端子302处接收输入信号102。电阻器305耦合在供应内部电源电压VDD的电源节点与电容器300的剩余第二端子301之间。若输入信号102接地，那么第二端子301的电压(标记为Vbias)将会由此被稳定至VDD。随着输入信号102上升到VDD，Vbias在随着输入信号102持续上升到VDDX而再次被稳定至VDD之前，将会上升成稍高于VDD但是上升到低于VDDX的电平。Vbias的高于VDD的实际电压增加量取决于如由电阻器305的电阻和电容器300的电容所确定的分压。相反，随着输入信号102从VDDX落到VDD，Vbias将会在随着输入信号持续循环向接地而再次稳定至其缺省电平VDD之前被临时地拉到低于VDD，并且随后返回到VDD。

Vbias相对于其缺省电平VDD的这些临时增大和减小是有益的，因为Vbias偏置了波形斩波器205中的PMOS传输晶体管310和NMOS传输晶体管315的栅极。PMOS传输晶体管310的漏极/源极终端耦合在电容器300的第一终端302和用于携带第一经斩波信号padsig_p 230的输出节点320之间。类似地，NMOS传输晶体管315的漏极/源极端子耦合在第一端子302和用于携带第二经斩波信号padsig_n 240的输出节点325之间。将会首先讨论NMOS传输晶体管315的操作。

如以上所讨论的，随着输入信号102从0V上升到VDD，Vbias将会跳转成稍高于VDD。NMOS传输晶体管315上的栅极电压的该上升辅助其将尽可能多的输入信号102的上升沿传递至第二经斩波信号padsig_n 240。但是注意，NMOS传输晶体管315不是原生晶体管。该益处在于第二经斩波信号padsig_n240的过程变化被降低，但是这以第二经斩波信号padsig_n 240的上升沿相比于输入信号102的上升沿的阈值电压损耗为代价。该阈值电压损耗通过使得Vbias驱动NMOS传输晶体管315的栅极(与简单地用VDD来偏置该栅极相反)来降低。此外，NMOS钳位晶体管330具有耦合到输出节点325的源极和耦合到提供VDD的电源节点的漏极。NMOS钳位晶体管330的栅极由输入信号102驱动。虽然钳位NMOS晶体管330也是非原生晶体管，但是其栅极电压将随着输入信号102上升到VDDX而向VDDX上升。由此，即使具有阈值电压损耗，随着输入信号102超过VDD向VDDX上升，钳位NMOS晶体管330可以容易地将第二经斩波信号padsig_n 240钳位在VDD。

PMOS传输晶体管310的操作是类似的。随着输入信号102上升到VDDX，PMOS传输晶体管310的栅极上的Vbias变成虚拟接地，因为Vbias将稳定至VDD。如PMOS领域中所公知的，PMOS晶体管传递强逻辑1。由此，PMOS传输晶体管310针对随着输入信号102从VDD上升到VDDX而将输入信号102的上升沿传递至第一经斩波信号padsig_p 230是没有问题的。然而，PMOS晶体管一般会传递弱逻辑0。为了缓解随着输入信号102从VDDX落到VDD，在传递输入信号102的下降沿之际的所得失真，由于随着输入信号102从VDDX落到VDD的电容器300的效应，Vbias被临时性地拉到低于VDD。用这种方式，随着输入信号102落到VDD，PMOS传输晶体管310可以将更多的输入信号102的下降沿传递至第一经斩波信号padsig_p 230。此外，钳位PMOS晶体管335具有耦合到输出节点320的源极和耦合到携带VDD的电源节点的剩余漏极。钳位PMOS晶体管335的栅极由输入信号102驱动。当输入信号102落到低于VDD时，钳位PMOS晶体管335会由此被导通以将第二经斩波信号padsig_p 230钳位在VDD。

晶体管310、315、330和335可以都包括厚栅极氧化物晶体管，从而它们对于跨其端子的VDD电平电压差是稳健的。随着输入信号102上升到VDDX，用Vbias偏置传输晶体管310和315的栅极保护了这些晶体管。类似地，随着输入信号上升到VDDX，将钳位晶体管335的源极和钳位晶体管330的漏极二者偏置到VDD保护了钳位晶体管。

图4中示出了输入信号102的示例波形，以及对应的第一和第二经斩波信号padsig_p 230和padsig_n 240的波形。随着输入信号102上升超过VDD，对于输入信号102的每个上半循环中的大多数而言，第二经斩波信号padsig_n 240被钳位在VDD。类似地，随着输入信号102落到低于VDD，对于输入信号102的每个下半循环中的大多数而言，第一经斩波信号padsig_p 230被钳位在VDD。可以由此领会，第一经斩波信号padsig_p 230在其中被钳位在VDD的钳位半循环，和第二经斩波信号padsig_n 240在其中被钳位在VDD的钳位半循环具有相对有吸引力的占空比。如以下将会解释的，斩波波形接收机210有益地组合了钳位半循环—换言之，当第一经斩波信号padsig_p 230处于其VDD钳位电平时，组合信号235被驱动成逻辑一电平(VDDX)，而当第二经斩波信号padsig_n 240被钳位在VDD时，组合信号235被放电到逻辑零电平(VSS)。经斩波信号padsig_p 230和padsig_n 240中的“良好”半循环被保留(钳位半循环)，而它们的“不良”半循环被丢弃(非钳位半循环)。用这种方式，早前针对现有技术讨论的问题被克服—输入信号102可能具有不合期望的转换率和最小/最大电平，而其被处理成具有期望的最小电平(VSS或接地)、期望的最大电平(VDD或2*VDD)、期望的转换率和期望的占空比的组合信号235。

图5中示出了一种示例斩波波形接收机210。第一经斩波信号padsig_p 230控制第一开关，诸如PMOS晶体管500。PMOS晶体管500的源极绑定到用于提供VDDX的电源节点，而其栅极由第一经斩波信号padsig_p 230驱动。第一经斩波信号padsig_p 230的钳位电平VDD由此充当PMOS晶体管500的虚拟接地，并且将该晶体管完全导通，从而当第一经斩波信号padsig_p 230被钳位在VDD时，该晶体管将其漏极充电到VDDXPMOS晶体管505耦合在PMOS晶体管500的漏极和电阻器R1之间。偏置信号Vbias驱动PMOS晶体管505的栅极，从而当第一经斩波信号padsig_p 230被钳位在VDD时，PMOS晶体管504也被完全导通。

第二经斩波信号padsig_n 240控制第二开关，诸如NMOS晶体管515。NMOS晶体管515的源极绑定到接地，并且其栅极由第二经斩波信号padsig_n240驱动。如图4中所示，当第一经斩波信号padsig_p 230被钳位在VDD时，第二经斩波信号padsig_n 240向下循环到VSS。由此，当PMOS晶体管500被导通时，NMOS晶体管515被截止。NMOS晶体管515的漏极耦合到具有被Vbias驱动的栅极的另一NMOS晶体管的源极。由此，当NMOS晶体管515截止时，NMOS晶体管510也会截止。NMOS晶体管510的漏极耦合到与电阻器R1串联的电阻器R2。输出信号235自电阻器R1和R2之间的节点驱动。一般而言，处理组合信号235的下游器件(未解说)具有高输入阻抗，从而相对少的电流流过电阻器R1或R2。结果是，当PMOS晶体管500和505被导通且晶体管515截止时，组合信号235被驱动到VDDX，因为跨电阻器R1没有有效的电阻性压降。

当第二经斩波信号padsig_n 240被钳位在VDD时，NMOS晶体管510和515二者被导通而PMOS晶体管505和500被截止。组合信号235由此响应于经斩波信号padsig_n 240被钳位在VDD而被放电到接地。PMOS晶体管520耦合在提供VDD的电源节点和PMOS晶体管500的漏极之间。当第二经斩波信号padsig_n 240被钳位在VDD(这将组合信号235放电)时，PMOS晶体管520由此被驱动导通以保护PMOS晶体管500免受不安全电压电平损害。就此而言，PMOS晶体管500使其源极绑定到VDDX，并且由此在其漏极处不能够具有零伏，否则其会被损坏。PMOS晶体管520防止PMOS晶体管505的漏极下降到低于VDD。类似地，NMOS晶体管525使其源极耦合到提供VDD的电源节点并且其漏极耦合到NMOS晶体管515的漏极。当第一经斩波信号padsig_p 230被钳位在VDD时，NMOS晶体管525被导通以将NMOS晶体管510的源极充电到VDD。用这种方式，NMOS晶体管510受保护不受到额外电压电平的损害，因为其漏极在那时被充电到了VDDX。

在一个实施例中，斩波波形接收机210可被视作包括用于将第一经斩波信号padsig_p 230和第二经斩波信号padsig_p 240组合成当第一经斩波信号padsig_p 230等于VDD时充电到VDDX且当第二经斩波信号padsig_n 240等于VDD时接地的组合信号235的装置。

任选的滞后发生器220可包括施密特(Schmitt)触发器或其他合适的器件。所得的滞后对于为第一和第二经斩波信号padsig_p 230和padsig_n 240减轻图4中所示的“肩部”是有益的，因为这些信号接近它们的钳位电压VDD。这些电压中的不规律性由于传输晶体管310和315是非原生的并且由此具有非零阈值电压而发生。滞后发生器220具有输入信号102为使最终输出信号225被驱动为高至VDD而必须跨越的高电压阈值。该高电压阈值可以高于VDD，从而滞后发生器220不受到第一经斩波信号padsig_p 230中的不规律性的影响，因为第一经斩波信号padsig_p 230向VDD降落。类似地，滞后发生器220可以具有低于VDD的低电压阈值，从而滞后发生器220不受到第二经斩波信号padsig_n 240中的不规律性的影响，因为第二经斩波信号padsig_n 240上升到VDD。用这种方式，可以改进最终输出信号225的占空比。

图6是根据本公开的一实施例的用于输入接收机的示例操作方法的流程图。该方法始于步骤600，接收在约接地和VDDX之间循环的输入信号，VDDX约为内部电源电压VDD的两倍。步骤605包括将该输入信号斩波成当该输入信号大于VDD时基本上等于输入信号且当该输入信号小于VDD时等于VDD的第一经斩波信号。类似地，该方法包括步骤610，将该输入信号斩波成当该输入信号小于VDD时基本上等于输入信号且当该输入信号大于VDD时等于VDD的第二经斩波信号。最后，该方法包括步骤615，将第一经斩波信号和第二经斩波信号组合成组合信号，藉此当第一经斩波信号等于VDD时将组合信号充电至VDDX以及当第二经斩波信号等于VDD时将组合信号接地。

如本领域普通技术人员至此将领会的并取决于手头的具体应用，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变动而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文中所解说和描述的特定实施例(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。