低压cmos器件及cmos反相器的制造方法
【技术领域】
[0001]本实用新型属于半导体制造领域，尤其涉及一种低压CMOS器件及CMOS反相器。
【背景技术】
[0002]B⑶是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junct1n Transistor) ,CMOS和DMOS器件，具有双极型器件高跨导、强负载驱动能力和 CMOS 集成度高、低功耗的优点。CMOS (Complementary MetalOxide Semiconductor)是一种互补金属氧化物半导体，它有两种彼此互补的PMOS与NMOS组成。
[0003]现有的B⑶工艺中低压CMOS器件不能耐高压，只能连接0-5V的电压，其原因是低压CMOS器件上的低压MOS器件做在低压N阱上，不能承受高电压，因此不能实现高压信号的逻辑转换；但如果用高压MOS器件实现高压信号之间的逻辑转换，将占据很大的版图面积。
【实用新型内容】
[0004]本实用新型实施例的目的在于提供一种低压CMOS器件以及CMOS反相器，以解决现有低压CMOS器件无法实现高压信号转换的问题。
[0005]本实用新型实施例是这样实现的，一种低压CMOS器件，包括半导体衬底，所述半导体衬底上具有低压PMOS元件、低压NMOS元件、所述低压PMOS元件和低压NMOS元件中任意一个与所述半导体衬底之间设有第一高压阱，另一个与所述半导体衬底之间则设有低压阱，所述半导体衬底上还设有与所述低压阱对应的第二高压阱；所述低压阱和所述第一高压阱皆位于所述第二高压阱内。
[0006]进一步地，所述半导体衬底为P型半导体衬底；
[0007]所述低压PMOS元件与所述P型半导体衬底之间设有第一低压N阱；
[0008]所述低压NMOS元件与所述P型半导体衬底之间设有高压P阱；
[0009]所述P型半导体衬底上设有高压N阱，第一低压N阱和高压P阱皆位于所述高压N阱之内；
[0010]高压N阱内的第一低压N阱的N+有源区可以接高电压；
[0011]高压P阱内的P+有源区可接高电压。
[0012]进一步地，还包括第二低压N阱；
[0013]所述第二低压N阱、高压P阱以及第一低压N阱皆位于所述高压N阱之内；
[0014]第二低压N阱上的N+有源区可以接高电压。
[0015]进一步地，所述高压N阱的底部与所述半导体衬底之间设有埋层。
[0016]进一步地，所述半导体衬底为N型半导体衬底；
[0017]所述低压NMOS元件与所述N型半导体衬底之间设有第一低压P阱；
[0018]所述低压PMOS元件与所述N型半导体衬底之间设有高压N阱；
[0019]所述N型半导体衬底上设有高压P阱，第一低压P阱和高压N阱皆位于所述高压P阱之内；
[0020]高压P阱内的第一低压P阱上的P+有源区可以接高电压；
[0021]高压N阱的N+有源区可接高电压。
[0022]进一步地，还包括第二低压P阱；
[0023]所述第二低压P阱、高压N阱以及第一低压P阱皆位于所述高压P阱之内；
[0024]高压P阱内的第二低压P阱上的P+有源区可以接高电压。
[0025]进一步地，所述高压P阱的底部与所述半导体衬底之间设有埋层。
[0026]本实用新型实施例还提供一种CMOS反相器，包括上述P型半导体衬底实施例中任意一项所述的低压CMOS器件；
[0027]所述低压PMOS元件的栅极和所述低压NMOS元件的栅极连通后形成输入端；
[0028]所述低压PMOS元件的漏极和所述低压NMOS元件的漏极连通后形成输出端；
[0029]所述低压PMOS元件的源极形成所述反相器的高电位端；
[0030]所述低压NMOS元件的源极形成所述反相器的低电位端。
[0031]本实用新型实施例还提供一种CMOS反相器，包括上述N型半导体衬底实施例中任意一项所述的低压CMOS器件；
[0032]所述低压NMOS元件的栅极和所述低压PMOS元件的栅极连通后形成输入端；
[0033]所述低压NMOS元件的漏极和所述低压PMOS元件的漏极连通后形成输出端；
[0034]所述低压NMOS元件的源极形成所述反相器的高电位端；
[0035]所述低压PMOS元件的源极形成所述反相器的低电位端。
[0036]本实用新型提供了一种低压CMOS器件以及CMOS反相器，将与半导体衬底类型相同的低压阱设为高压阱，并在此高压阱和和另一低压阱与半导体衬底之间设置高压阱，通过降低掺杂浓度的方式使得低压CMOS器件可以接高电压，从而实现了高压的逻辑转换，同时，节约了版图的面积。
【附图说明】
[0037]为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0038]图1是现有技术中的低压CMOS器件剖面图；
[0039]图2是本实用新型实施例提供的低压CMOS器件剖面图；
[0040]图3是本实用新型实施例提供的另一低压CMOS器件剖面图；
[0041]图4是本实用新型实施例提供的另一低压CMOS器件剖面图；
[0042]图5是本实用新型实施例提供的CMOS反相器剖面图；
[0043]图6是本实用新型实施例提供的CMOS反相器的电路示意图。
【具体实施方式】
[0044]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0045]如图1所示，现有的B⑶半导体工艺中的低压CMOS器件10通常包括半导体衬底11，所述半导体衬底11上具有低压PMOS元件12和低压NMOS元件13，所述低压PMOS元件12与所述半导体衬底11之间设有低压N阱14，所述低压NMOS元件13与所述半导体衬底11之间设有低压P阱15。由于所述低压CMOS器件10设置在低压N阱14上，则无法实现高压信号的逻辑转换。
[0046]如图2所示，本实用新型实施例提供一种低压CMOS器件20，包括半导体衬底21，所述半导体衬底21上具有低压PMOS元件22、低压NMOS元件23、所述低压PMOS元件22和低压NMOS元件23中任意一个与所述半导体衬底21之间设有第一高压阱(图未标)，另一个与所述半导体衬底21之间则设有第一低压阱(图未标)，所述半导体衬底21上还设有与所述低压阱对应的第二高压阱(图未标)；所述低压阱和所述第一高压阱皆位于所述第二高压阱内。通过降低掺杂浓度的方式使得低压CMOS器件可以接高电压，从而实现了高低压的逻辑转换，同时，节约了版图的面积。
[0047]本实施例中，所述半导体衬底11为P型半导体衬底。
[0048]具体地，所述低压PMOS元件22与所述P型半导体衬底之间设有第一低压N阱24 ;所述低压NMOS元件23与所述P型半导体衬底之间设有高压P阱25 ;所述P型半导体衬底上还设有高压N阱26，所述第一低压N阱24和高压P阱25皆位于所述高压N阱26之内。
[0049]由于高压P阱25的掺杂浓度比现有技术中的低压P阱的掺杂浓度低，所以高压P阱25内的P+有源区可接高电压。
[0050]由于高压N阱26的掺杂浓度比第一低压N阱24的掺杂浓度更低，所以高压N阱26内的第一低压N阱24上的N+有源区可以接高电压。
[0051]本实用新型实施例通过上述的设置，不仅实现了高压信号的逻辑转换，同时，节约了版图的面积。
[0052]进一步地，