为了降低阱电阻和降低闩锁效应，如图3所示，所述P型半导体衬底与所述高压N阱26的底部之间还设有埋层。
[0053]进一步地，如图4所示，所述的CMOS器件20还包括第二低压N阱28 ;所述第一低压N阱24、高压P阱25、第二低压N阱28皆位于所述高压N阱26之内。第二低压N阱28上的N+有源区可以接高电压。
[0054]如图5、6所示，本实用新型实施例还提供一种CMOS反相器30，包括上述P型半导体衬底中的任一项实施例所述的低压CMOS器件20 ；
[0055]所述低压PMOS元件22的栅极和所述低压NMOS元件23的栅极连通后形成输入端IN ；
[0056]所述低压PMOS元件22的漏极和所述低压NMOS元件23的漏极连通后形成输出端OUT ；
[0057]所述低压PMOS元件22的源极形成所述反相器的高电位端VDD ;
[0058]所述低压NMOS元件23的源极形成所述反相器的低电位端VPP。
[0059]在本实施例中，所述低压PMOS元件22的源极接40V电压，所述低压NMOS元件23的源极接35V电压。当IN = 35V时，所述低压PMOS元件22导通，OUT = 40V ;当IN = 40V时，所述低压NMOS元件导通，OUT = 35V。这样就实现了高、低压信号的逻辑转换。
[0060]在图1中，O《VSS〈VCC (<5V, VSS和VCC都只能接小于5V的低电压，因此现有技术中的低压CMOS器件只能实现低压信号的逻辑转换；
[0061]在图5中，O《VPP〈VDD《40V，VPP和VDD都可以接35V-40V的高电压，大大的提高了阱对地的耐压值，因此本实用新型的低压CMOS器件20及CMOS反相器30可以实现高压信号的逻辑转换。
[0062]在其他实施例中，所述低压CMOS器件20中的所述半导体衬底11也可以为N型半导体衬底。
[0063]具体地，所述低压NMOS元件(图未示)与所述N型半导体衬底之间设有第一低压P阱(图未示)；所述低压PMOS元件(图未示)与所述N型半导体衬底之间设有高压N阱(图未示)；所述N型半导体衬底上还设有高压P阱(图未示)，所述第一低压P阱和高压N阱皆位于所述高压P阱之内。
[0064]由于高压N阱的掺杂浓度比正常的低压N阱的掺杂浓度低，所以高压N阱内的N+有源区可接高电压。
[0065]由于高压P阱的掺杂浓度比第一低压P阱的掺杂浓度更低，所以高压P阱内的第一低压P阱上的P+有源区可以接高电压。
[0066]进一步地，为了降低阱电阻和降低闩锁效应，所述N型半导体衬底与所述高压P阱的底部之间还设有埋层。
[0067]进一步地，所述的低压CMOS器件20还包括第二低压P阱；所述第一低压P阱、高压N阱、第二低压P阱皆位于所述高压P阱之内。第二低压P阱上的P+有源区可以接高电压。
[0068]其他实施例中，一种CMOS反相器40，包括上述N型半导体衬底中的任一项实施例所述的低压CMOS器件20 ；；
[0069]所述低压NMOS元件的栅极和所述低压PMOS元件的栅极连通后形成输入端；
[0070]所述低压NMOS元件的漏极和所述低压PMOS元件的漏极连通后形成输出端；
[0071]所述低压NMOS元件的源极形成所述反相器的高电位端；
[0072]所述低压PMOS元件的源极形成所述反相器的低电位端。
[0073]以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本实用新型由所提交的权利要求书确定的专利保护范围。
【主权项】
1.一种低压CMOS器件，其特征在于，包括半导体衬底，所述半导体衬底上具有低压PMOS元件、低压NMOS元件、所述低压PMOS元件和低压NMOS元件中任意一个与所述半导体衬底之间设有第一高压阱，另一个与所述半导体衬底之间则设有低压阱，所述半导体衬底上还设有与所述低压阱对应的第二高压阱；所述低压阱和所述第一高压阱皆位于所述第二高压阱内。
2.如权利要求1所述的低压CMOS器件，其特征在于，所述半导体衬底为P型半导体衬底； 所述低压PMOS元件与所述P型半导体衬底之间设有第一低压N阱； 所述低压NMOS元件与所述P型半导体衬底之间设有高压P阱； 所述P型半导体衬底上设有高压N阱，第一低压N阱和高压P阱皆位于所述高压N阱之内； 高压N阱内的第一低压N阱的N+有源区可以接高电压； 高压P阱内的P+有源区可接高电压。
3.如权利要求2所述的低压CMOS器件，其特征在于， 还包括第二低压N阱； 所述第二低压N阱、高压P阱以及第一低压N阱皆位于所述高压N阱之内； 第二低压N阱上的N+有源区可以接高电压。
4.如权利要求2或3所述的低压CMOS器件，其特征在于，所述高压N阱的底部与所述半导体衬底之间设有埋层。
5.如权利要求1所述的低压CMOS器件，其特征在于，所述半导体衬底为N型半导体衬底； 所述低压NMOS元件与所述N型半导体衬底之间设有第一低压P阱； 所述低压PMOS元件与所述N型半导体衬底之间设有高压N阱； 所述N型半导体衬底上设有高压P阱，第一低压P阱和高压N阱皆位于所述高压P阱之内； 高压P阱内的第一低压P阱上的P+有源区可以接高电压； 高压N阱的N+有源区可接高电压。
6.如权利要求5所述的低压CMOS器件，其特征在于， 还包括第二低压P阱； 所述第二低压P阱、高压N阱以及第一低压P阱皆位于所述高压P阱之内； 高压P阱内的第二低压P阱上的P+有源区可以接高电压。
7.如权利要求5所述的低压CMOS器件，其特征在于，所述高压P阱的底部与所述半导体衬底之间设有埋层。
8.一种CMOS反相器，其特征在于，包括权利要求1-4中任意一项所述的低压CMOS器件； 所述低压PMOS元件的栅极和所述低压NMOS元件的栅极连通后形成输入端； 所述低压PMOS元件的漏极和所述低压NMOS元件的漏极连通后形成输出端； 所述低压PMOS元件的源极形成所述反相器的高电位端； 所述低压NMOS元件的源极形成所述反相器的低电位端。
9.一种CMOS反相器，其特征在于，包括权利要求1、5、6、7中任意一项所述的低压CMOS器件； 所述低压NMOS元件的栅极和所述低压PMOS元件的栅极连通后形成输入端； 所述低压NMOS元件的漏极和所述低压PMOS元件的漏极连通后形成输出端； 所述低压NMOS元件的源极形成所述反相器的高电位端； 所述低压PMOS元件的源极形成所述反相器的低电位端。
【专利摘要】本实用新型适用于半导体制造领域，提供一种低压CMOS器件以及CMOS反相器，半导体衬底上具有低压PMOS元件、低压NMOS元件、所述低压PMOS元件和低压NMOS元件中任意一个与半导体衬底之间设有第一高压阱，另一个与半导体衬底之间则设有低压阱，半导体衬底上还设有与所述低压阱对应的第二高压阱；低压阱和第一高压阱皆位于第二高压阱内；所述低压PMOS元件的栅极和低压NMOS元件的栅极连通后形成输入端；所述低压PMOS元件的漏极和所述低压NMOS元件的漏极连通后形成输出端；所述低压PMOS元件的源极形成所述反相器的高电位端；所述低压NMOS元件的源极形成所述反相器的低电位端。通过降低掺杂浓度的方式使得低压CMOS器件可以接高电压，实现了高压的逻辑转换，节约了版图的面积。
【IPC分类】H01L27-092
【公开号】CN204516766
【申请号】CN201520102781
【发明人】王春来, 操小莉
【申请人】深圳市麦积电子科技有限公司
【公开日】2015年7月29日
【申请日】2015年2月12日