采用基于相位的频率补偿的相位相依性运算放大器以及相关系统和方法与流程

本申请案主张2014年6月27日提交的名称为“利用基于相位的频率补偿的相位相依性运算放大器及相关系统和方法(PHASE-DEPENDENT OPERATIONAL AMPLIFIERS EMPLOYING PHASE-BASED FREQUENCY COMPENSATION,AND RELATED SYSTEMS AND METHODS)”的第14/317,507号美国专利申请案的优先权，其以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及运算放大器，并且尤其涉及频率补偿所产生的运算放大器输出中的转换速率变化。

背景技术：

运算放大器(operational amplifier，也称为“op-amp”)是接收差分输入信号并且基于运算放大器的增益生成输出电压的装置。使用运算放大器可以实现多种多样的电路功能。因此，多种多样的电子装置在其电路中利用运算放大器。然而，运算放大器的内部组件中的制造过程变化可能会生成不希望的内部偏移电压，其会以不希望的方式影响输出电压。通过使运算放大器的增益乘以差分输入信号的电压差与存在的任何此偏移电压的总和来计算运算放大器的输出电压。举例来说，接收第一差分输入V₁和第二差分输入V₂并且具有偏移电压V_OFFSET的运算放大器生成等于A(V₁-V₂+V_OFFSET)的输出电压，其中‘A’表示运算放大器的增益。减少运算放大器的偏移电压的效应的一种方式是使用自动归零运算放大器(auto-zeroing operational amplifier，也称为“auto-zeroing op-amp”)。自动归零运算放大器包括电路，电路减轻运算放大器的任何偏移电压对于输出电压V_OUT的影响。

在这点上，图1示出示例性自动归零运算放大器10。在这个实例中，自动归零运算放大器10包含第一差分输入12、第二差分输入14、主运算放大器16和调零运算放大器18。主运算放大器16为自动归零运算放大器10提供初级信号放大，而调零运算放大器18减少主运算放大器16的偏移电压的影响。主运算放大器16基于第一主差分输入22(1)、22(2)的差分与相关联的偏移电压的放大的总和在主电压输出节点20上生成输出电压V_OUT。为了减小主运算放大器16的偏移电压施加于输出电压V_OUT的影响，主运算放大器16包含第二主差分输入24(1)、24(2)。时钟信号CLK激活和解除激活开关26(1)-26(4)，其控制调零运算放大器18接收到的输入电压，以及在主运算放大器16的第二主差分输入24(1)上接收到的校正电压。在这点上，使用开关26(1)-26(4)改变调零运算放大器18和主运算放大器16的输入电压，其改变的方式使得调零运算放大器18的输出电压减弱主运算放大器16的偏移电压。

更具体来说，在时钟信号CLK的第一相位期间，开关26(1)、26(2)闭合，并且开关26(3)、26(4)断开。闭合开关26(1)使调零运算放大器18的第一调零差分输入28(1)、28(2)每个接收相同的输入电压。闭合开关26(2)使得在调零运算放大器18的调零电压输出节点30上生成被称为V_OUT-NULL-P1的输出电压，其被提供到第二调零差分输入32(2)。参考电压V_AZREF被提供到第二调零差分输入32(1)。向调零运算放大器18的第二调零差分输入32(2)提供电压V_OUT-NULL-P1，会减轻时钟信号CLK的第一相位期间调零运算放大器18的偏移电压的影响。还向电容器34(1)提供电压V_OUT-NULL-P1，电容器34(1)存储V_OUT-NULL-P1以作为调零校正电压。以此方式，电容器34(1)将向第二调零差分输入32(2)提供电压V_OUT-NULL-P1，以减弱时钟信号CLK的第二相位期间的调零运算放大器18的影响。

在时钟信号CLK的第二相位期间，开关26(3)、26(4)闭合，并且开关26(1)、26(2)断开。闭合开关26(3)使调零运算放大器18从第一差分输入12和第二差分输入14接收输入电压。闭合开关26(4)使得在调零电压输出节点30上生成电压V_OUT-NULL-P2，由此使得调零运算放大器18的输出电压从V_OUT-NULL-P1改变成V_OUT-NULL-P2。向主运算放大器16的第二主差分输入24(1)提供电压V_OUT-NULL-P2，其减轻在时钟信号CLK的第二相位期间主运算放大器16的偏移电压的影响。还向电容器34(2)提供电压V_OUT-NULL-P2，电容器34(2)存储V_OUT-NULL-P2以作为主校正电压。向第二主差分输入24(1)提供参考电压V_AZREF。以此方式，电容器34(2)向第二主要差分输入24(1)提供电压V_OUT-NULL-P2，以减弱在时钟信号CLK的第一相位期间主运算放大器16的偏移电压的影响。

虽然图1中的自动归零运算放大器10可以减少主运算放大器16的偏移电压对输出电压V_OUT的影响，但是这种设计可能导致其它问题。具体来说，图1中的调零运算放大器18采用内部频率补偿电路以相对于其输出电压实现循环稳定性。为了使输出电压V_OUT稳定，频率补偿电路耦合到调零电压输出节点30。频率补偿电路存储与调零运算放大器18的输出电压相关联的电压以补偿调零运算放大器18的稳定性问题。然而，如先前描述，当调零运算放大器变化18的输入电压在时钟信号CLK的第一和第二相位之间改变时，调零运算放大器18的输出电压在某一时间段上从V_OUT-NULL-P1改变(即，转换)成V_OUT-NULL-P2。调零运算放大器18的输出电压从V_OUT-NULL-P1改变成V_OUT-NULL-P2，会使存储于频率补偿电路中的电压从与时钟信号CLK的第一相位相关联的电压改变成与时钟信号CLK的第二相位相关联的电压。因为频率补偿电路耦合到调零电压输出节点30，所以由调零运算放大器18产生的输出电压用于将调零运算放大器18的输出电压从V_OUT-NULL-P1转换成V_OUT-NULL-P2。调零运算放大器18的输出电压的长期转换时间使时钟信号CLK转变相位时主运算放大器16的输出电压中出现错误的电压电平。因此，无论是对于自动归零运算放大器还是其它应用，提供包括频率补偿的运算放大器都将是有利的，不会招致运算放大器的输出电压的相对长的转换时间。

技术实现要素：

详细描述中揭示的方面包括采用基于相位的频率补偿的相位相依性运算放大器(operational amplifier，也称为“op-amp”)。也揭示相关系统及方法。在一个方面中，提供一种相位相依性运算放大器，其经配置以基于差分输入以配置的增益提供输出电压，所述差分输入基于时钟信号的时钟相位切换。相位相依性运算放大器采用具有耦合到相位相依性运算放大器的电压输出节点的多个频率补偿电路的基于相位的频率补偿系统。每个频率补偿电路对应于时钟信号的不同时钟相位。在操作期间，频率补偿系统的对应于当前时钟相位的频率补偿电路被选择电路选择，并且耦合到相位相依性运算放大器的电压输出节点以用于频率补偿。此外，相位相依性运算放大器还在其对应的时钟相位期间给选定的频率补偿电路充电，以在所述时钟相位期间存储大致等于相位相依性运算放大器的输出电压的电压。以此方式，当再次转变回时钟信号的给定时钟相位时，对应的频率补偿电路向相位相依性运算放大器的电压输出节点提供存储的输出电压。因为频率补偿电路已经具有大致等于用于转变成的相位的期望输出电压的存储电压，所以在其对应的时钟相位的后续例子期间，相位相依性运算放大器可能仅仅需要向对应的频率补偿电路提供少量电压(例如等于期望输出电压与当前存储电压之间的差异的电压)，就能将其转换回其期望电压。因为仅仅需要少量电压就能给对应的频率补偿电路充电，所以相位相依性运算放大器可以更快速地转换成对应于时钟信号的给定时钟相位的输出电压。

在这点上，在一个方面中，提供一种相位相依性运算放大器。相位相依性运算放大器包括差分放大器。所述差分放大器包括响应于时钟信号切换的第一差分输入对，所述差分放大器经配置以基于第一差分输入对的差异在电压输出节点上生成输出电压。所述相位相依性运算放大器进一步包括耦合到电压输出节点的基于相位的频率补偿系统。所述基于相位的频率补偿系统包括多个频率补偿电路，每个对应于时钟信号的不同对应的时钟相位，所述多个频率补偿电路当中的每个频率补偿电路经配置以存储对应于时钟信号的对应的时钟相位的相位特定补偿电压以增加输出电压的转换速率。所述基于相位的频率补偿系统进一步包括选择电路，其经配置以基于时钟信号的对应的时钟相位选择所述多个频率补偿电路当中的一个频率补偿电路。以此方式，所述相位相依性运算放大器的转换速率对于时钟信号的每个相位增加，同时仍然提供频率补偿。

在另一方面，提供一种相位相依性运算放大装置。所述相位相依性运算放大装置包括用于基于第一差分输入对的差异产生输出电压的装置。所述相位相依性运算放大装置进一步包括用于对输出电压进行基于相位的频率补偿的装置。所述用于对输出电压进行基于相位的频率补偿的装置包括用于补偿输出电压的多个频率补偿装置，每个频率补偿装置对应于时钟信号的不同对应的时钟相位，所述多个频率补偿装置当中的每个频率补偿装置经配置以存储对应于时钟信号的对应时钟相位的相位特定的补偿电压以增加输出电压的转换速率。所述用于对输出电压进行基于相位的频率补偿的装置进一步包括用于基于时钟信号的对应的时钟相位选择补偿输出电压的多个频率补偿装置中的一个的装置。

在另一方面，提供一种相位相依性自动归零运算放大器。所述相位相依性自动归零运算放大器包括主运算放大器。所述主运算放大器包括第一主差分输入对，其经配置以接收第一电压和第二电压。所述主运算放大器进一步包括第二主差分输入对，其经配置以：在时钟信号的第一时钟相位期间接收参考电压和主校正电压，以及在时钟信号的第二时钟相位期间接收参考电压和在调零电压输出节点上生成的调零输出电压。所述主运算放大器经配置以基于第一主差分输入对的差异和第二主差分输入对的差异在主电压输出节点上生成输出电压。所述相位相依性自动归零运算放大器进一步包括相位相依性调零运算放大器。所述相位相依性调零运算放大器包括差分放大器。所述差分放大器包括第一调零差分输入对，其经配置以：在时钟信号的第一时钟相位期间接收第一电压，并且在时钟信号的第二时钟相位期间接收第一电压和第二电压。所述差分放大器进一步包括第二调零差分输入对，其经配置以：在时钟信号的第一时钟相位期间接收参考电压和在调零电压输出节点上生成的调零输出电压，并且在时钟信号的第二时钟相位期间接收参考电压和调零校正电压。所述差分放大器经配置以基于第一调零差分输入对的差异和第二调零差分输入对的差异生成输出电压。所述相位相依性调零运算放大器经配置以基于差分放大器的输出电压在调零电压输出节点上生成调零输出电压。所述相位相依性调零运算放大器进一步包括耦合到相位相依性调零运算放大器的调零电压输出节点的基于相位的频率补偿系统。所述基于相位的频率补偿系统包括多个频率补偿电路，每个频率补偿电路对应于时钟信号的不同对应的时钟相位，所述多个频率补偿电路当中的每个频率补偿电路经配置以存储对应于时钟信号的对应时钟相位的相位特定的补偿电压以增加调零电压输出节点上的调零输出电压的转换速率。所述基于相位的频率补偿系统进一步包括选择电路，其经配置以基于时钟信号的对应的时钟相位选择所述多个频率补偿电路当中的一个频率补偿电路。

在另一方面，提供一种裸片内建电流测量系统。所述裸片内建电流测量系统包括电压源，其经配置以向磁头开关晶体管的源极提供电压，并且向镜面晶体管的源极提供电压。所述磁头开关晶体管经配置以向负载电路提供电压。所述镜面晶体管经配置以向共源共栅晶体管的源极提供电压。共源共栅晶体管的漏极经配置以向感测电阻器提供电压。感测电阻器经配置以向模/数转换器(ADC)提供电压。ADC经配置以将来自感测电阻器的电压转换成表示负载电路的电源电流的数字信号。所述裸片内建电流测量系统进一步包括相位相依性自动归零运算放大器，其经配置以从镜面晶体管的漏极接收第一电压，并且从负载电路接收第二电压。所述相位相依性自动归零运算放大器包括主运算放大器。所述主运算放大器包括第一主差分输入对，其经配置以接收第一电压和第二电压。所述主运算放大器进一步包括第二主差分输入对，其经配置以：在时钟信号的第一时钟相位期间接收参考电压和主校正电压，以及在时钟信号的第二时钟相位期间接收参考电压和在调零电压输出节点上生成的调零输出电压。所述主运算放大器经配置以基于第一主差分输入对的差异和第二主差分输入对的差异在主电压输出节点上生成输出电压。所述相位相依性自动归零运算放大器进一步包括相位相依性调零运算放大器。所述相位相依性调零运算放大器包括差分放大器。所述差分放大器包括第一调零差分输入对，其经配置以：在时钟信号的第一时钟相位期间接收第一电压，并且在时钟信号的第二时钟相位期间接收第一电压和第二电压。所述差分放大器进一步包括第二调零差分输入对，其经配置以：在时钟信号的第一时钟相位期间接收参考电压和在调零电压输出节点上生成的调零输出电压，并且在时钟信号的第二时钟相位期间接收参考电压和调零校正电压。所述差分放大器经配置以基于第一调零差分输入对的差异和第二调零差分输入对的差异生成输出电压。所述相位相依性调零运算放大器经配置以基于差分放大器的输出电压在调零电压输出节点上生成调零输出电压。所述相位相依性调零运算放大器进一步包括耦合到相位相依性调零运算放大器的调零电压输出节点的基于相位的频率补偿系统。所述基于相位的频率补偿系统包括多个频率补偿电路，每个频率补偿电路对应于时钟信号的不同对应的时钟相位，所述多个频率补偿电路当中的每个频率补偿电路经配置以存储对应于时钟信号的对应时钟相位的相位特定的补偿电压以增加调零电压输出节点上的调零输出电压的转换速率。所述基于相位的频率补偿系统进一步包括选择电路，其经配置以基于时钟信号的对应的时钟相位选择所述多个频率补偿电路当中的一个频率补偿电路。所述相位相依性自动归零运算放大器进一步经配置以向共源共栅晶体管的栅极提供在主电压输出节点上生成的输出电压。

在另一方面，提供一种相位相依性运算放大方法。所述方法包括基于第一差分输入对的差异在电压输出节点上生成输出电压。所述方法进一步包括基于时钟信号的时钟相位选择多个频率补偿电路中的一者。所述方法进一步包括使用多个频率补偿电路中的一者补偿输出电压，每个频率补偿电路对应于时钟信号的不同对应的时钟相位，所述多个频率补偿电路当中的每个频率补偿电路经配置以存储对应于时钟信号的对应的时钟相位的相位特定补偿电压以增加输出电压的转换速率。

附图说明

图1是示例性自动归零运算放大器(op-amp)的电路图；

图2是示例性相位相依性运算放大器的电路图，所述相位相依性运算放大器采用使用多个频率补偿电路的基于相位的频率补偿系统，以及经配置以基于时钟信号的时钟相位选择频率补偿电路中的一个以增加相位相依性运算放大器的输出电压的转换速率的选择电路；

图3是示出图2中的相位相依性运算放大器基于时钟信号的时钟相位选择多个频率补偿电路中的一个以增加相位相依性运算放大器的输出电压的转换速率的示例性过程的流程图；

图4是采用使用图2中的基于相位的频率补偿系统的相位相依性调零运算放大器的示例性相位相依性自动归零运算放大器的电路图；

图5是示例性裸片内建电流测量系统的电路图，所述裸片内建电流测量系统包含图4中的相位相依性自动归零运算放大器，其安置在半导体裸片的不同区域中以用于测量裸片内建电流；

图6A是示出当使用图4中的相位相依性自动归零运算放大器时对应于图5中的裸片内建电流测量系统的示例性信号集合的曲线图，所述相位相依性自动归零运算放大器包含采用图2中的基于相位的频率补偿系统的相位相依性调零运算放大器；

图6B是示出当使用图1中的自动归零运算放大器时对应于图5中的裸片内建电流测量系统的示例性信号集合的曲线图，所述自动归零运算放大器不采用图2中的基于相位的频率补偿系统；

图7是可以包含多个IC块的示例性集成电路(IC)的框图，其中图5中的裸片内建电流测量系统经配置以测量向每个对应的IC块提供的负载电流；

图8是采用基于相位的频率补偿系统的示例性相位相依性运算放大器的电路图，所述基于相位的频率补偿系统包含模拟先断后合多路复用器(MUX)以作为用于基于时钟信号的时钟相位选择频率补偿电路中的一个以增加相位相依性运算放大器的输出电压的转换速率的示例性选择电路；

图9A是示例性相位相依性运算放大器的电路图，所述相位相依性运算放大器采用通过采用多个频率补偿电路使用n型金属氧化物半导体(NMOS)晶体管提供米勒补偿的基于相位的频率补偿系统，以及经配置以基于时钟信号的时钟相位选择频率补偿电路中的一个以增加相位相依性运算放大器的输出电压的转换速率的选择电路；

图9B是示例性相位相依性运算放大器的电路图，所述相位相依性运算放大器采用通过采用多个频率补偿电路使用p型金属氧化物半导体(PMOS)晶体管提供米勒补偿的基于相位的频率补偿系统，以及经配置以基于时钟信号的时钟相位选择频率补偿电路中的一个以增加相位相依性运算放大器的输出电压的转换速率的选择电路；以及

图10是采用多个相位相依性运算放大器的开关电容器网络的电路图，所述相位相依性运算放大器可以利用基于相位的频率补偿系统，包含但不限于图2和9中的基于相位的频率补偿系统。

具体实施方式

现参考各图，描述本发明的若干示例性方面。本文中使用词语“示例性”意指“充当实例、例子或说明。”本文中描述为“示例性”的任何方面未必理解为比其它方面较佳或有利。

详细描述中揭示的方面包含采用基于相位的频率补偿的相位相依性运算放大器(operational amplifier，也称为“op-amp”)。也揭示相关系统及方法。在一个方面中，提供一种相位相依性运算放大器，其经配置以基于差分输入以配置的增益提供输出电压，所述差分输入基于时钟信号的时钟相位切换。相位相依性运算放大器采用具有耦合到相位相依性运算放大器的电压输出节点的多个频率补偿电路的基于相位的频率补偿系统。每个频率补偿电路对应于时钟信号的不同时钟相位。在操作期间，频率补偿系统的对应于当前时钟相位的频率补偿电路被选择电路选择，并且耦合到相位相依性运算放大器的电压输出节点以用于频率补偿。此外，相位相依性运算放大器还在其对应的时钟相位期间给选定的频率补偿电路充电，以在所述时钟相位期间存储大致等于相位相依性运算放大器的输出电压的电压。以此方式，当再次转变回时钟信号的给定时钟相位时，对应的频率补偿电路向相位相依性运算放大器的电压输出节点提供存储的输出电压。因为频率补偿电路已经具有大致等于用于转变成的相位的期望输出电压的存储电压，所以在其对应的时钟相位的后续例子期间，相位相依性运算放大器可能仅仅需要向对应的频率补偿电路提供少量电压(例如等于期望输出电压与当前存储电压之间的差异的电压)，就能将其转换回其期望电压。因为仅仅需要少量电压就能给对应的频率补偿电路充电，所以相位相依性运算放大器可以更快速地转换成对应于时钟信号的给定时钟相位的输出电压。

在这点上，图2示出采用基于相位的频率补偿系统38的示例性相位相依性运算放大器36。如下文将更详细地论述，相位相依性运算放大器36经配置以基于第一差分输入对42、44(也称为“差分输入42、44”)在电压输出节点40上提供输出电压V_OUT，其基于受到时钟信号CLK控制的开关46(1)-46(4)变化。差分输入42、44被提供到差分放大器48(例如跨导放大器，或者“gm”放大器)，其在电压输出节点40上生成输出电压V_OUT。在这个实例中，单位增益放大器50接收输出电压V_OUT并且向外部电压输出节点52驱动外部输出电压V_OUT-EXT。值得注意的是，虽然此实例包含单位增益放大器50，但是其它方面可以通过采用电路元件(例如线材)代替单位增益放大器50而提供类似功能性。所述基于相位的频率补偿系统38采用耦合到电压输出节点40的多个频率补偿电路54(1)-54(N)。每个频率补偿电路54(1)-54(N)对应于时钟信号CLK的不同时钟相位。对应于时钟信号CLK的当前时钟相位的频率补偿电路54(1)-54(N)被选择电路56选择并且耦合到电压输出节点40。相位相依性运算放大器36在其对应的时钟相位期间给选定频率补偿电路54(1)-54(N)充电，以存储大致等于所述时钟相位期间的输出电压V_OUT的电压。因此，当再次转变回时钟信号CLK的给定时钟相位时，对应的频率补偿电路54(1)-54(N)向相位相依性运算放大器36的电压输出节点40提供存储的输出电压。对应的频率补偿电路54(1)-54(N)在其对应的时钟相位的后续例子期间仅仅需要来自相位相依性运算放大器36的少量电压就能取代因为装置寄生效应丢失的电荷并且达到其设计电压。因此，相位相依性运算放大器36可以更快速地转换成对应于时钟信号CLK的给定时钟相位的输出电压V_OUT，同时仍然接收频率补偿。

继续参看图2，以下实例描述相位相依性运算放大器36的操作，其中频率补偿电路54(1)、54(2)之前已经分别充电到对应于第一时钟相位的输出电压V_OUT，V_OUT-1和对应于第二时钟相位的输出电压V_OUT，V_OUT-2。在这点上，在时钟信号CLK的第一时钟相位期间，开关46(1)、46(2)闭合，而开关46(3)、46(4)断开。差分放大器48经配置以从差分输入42、44接收对应于时钟信号CLK的第一时钟相位的输入电压，并且在电压输出节点40上生成输出电压V_OUT-1。选择电路56经配置以通过激活对应的开关58(1)而选择对应于第一时钟相位的频率补偿电路54(1)。在这个实例中，频率补偿电路54(1)包括电阻器-电容器(RC)电路，其包含电容器60(1)与电阻器62(1)串联。以此方式，频率补偿电路54(1)经配置以具有大致等于来自第一时钟相位的前一例子的存储在电容器60(1)上的输出电压V_OUT-1的电压。因为频率补偿电路54(1)中的电容器60(1)具有大致等于输出电压V_OUT-1的存储电压，所以仅仅需要来自电压输出节点40的少量电压就能将存储于频率补偿电路54(1)中的电压转换成V_OUT-1。因此，使用来自相位相依性运算放大器36的电压将电压输出节点40上的输出电压V_OUT转换成输出电压V_OUT-1。

继续参看图2，当从时钟信号CLK的第一时钟相位转变成第二时钟相位时，开关46(3)、46(4)闭合，而开关46(1)、46(2)断开。差分放大器48经配置以从差分输入42、44接收对应于时钟信号CLK的第二时钟相位的输入电压，并且在电压输出节点40上生成输出电压V_OUT-2。因此，电压输出节点40上的输出电压V_OUT必须从输出电压V_OUT-1转换成输出电压V_OUT-2。类似于针对第一时钟相位描述的操作，选择电路56经配置以通过激活对应的开关58(2)而选择对应于第二时钟相位的频率补偿电路54(2)。然而，频率补偿电路54(2)经配置以具有大致等于来自第二时钟相位的前一例子的存储在电容器60(2)上的输出电压V_OUT-2的电压。频率补偿电路54(2)中的电容器60(2)具有大致等于输出电压V_OUT-2的存储电压，这意味着仅仅需要来自电压输出节点40的少量电压就能将存储于频率补偿电路54(2)中的电压转换成V_OUT-2。因为仅仅需要少量电压就能转换频率补偿电路54(2)的电压，所以相比于不采用基于相位的频率补偿系统38的运算放大器，电压输出节点40上的输出电压V_OUT将更快速地从输出电压V_OUT-1转换成输出电压V_OUT-2。

在这点上，图3示出了图2中的相位相依性运算放大器36采用的用于在时钟相位转变之后增加电压输出节点40上的输出电压V_OUT的转换速率的示例性过程64。参看图3，差分放大器48基于第一差分输入对42、44的差异生成输出电压V_OUT(框66)。此外，基于相位的频率补偿系统38向相位相依性运算放大器36提供频率补偿。基于相位的频率补偿系统38基于时钟信号CLK的时钟相位选择多个频率补偿电路54(1)-54(N)中的一个(框68)。基于相位的频率补偿系统38使用对应于时钟信号CLK的当前相位的多个频率补偿电路54(1)-54(N)中的一个补偿输出电压V_OUT(框70)。如先前描述，每个频率补偿电路54(1)-54(N)设计成存储对应于时钟信号CLK的时钟相位的相位特定补偿电压。设计每个频率补偿电路54(1)-54(N)以存储相位特定电压，允许相位相依性运算放大器36使用其电压转换电压输出节点40上的输出电压V_OUT，而不需要向对应的频率补偿电路54(1)-54(N)提供超过少量电压就能转换其存储电压。因为在时钟信号CLK的时钟相位转变后，仅仅需要少量电压就能转换频率补偿电路54(1)-54(N)，所以在时钟相位转变之后，电压输出节点40上的输出电压V_OUT更快速地转换。因此，相比于不使用基于相位的频率补偿系统38的过程，采用过程64允许相位相依性运算放大器36在时钟相位转变后更快地转换电压输出节点40上的输出电压V_OUT。以此方式，实现频率补偿配合增加转换速率，使得相位相依性运算放大器36能用于多种系统。

在这点上，图4示出了相位相依性自动归零运算放大器72，其包含采用图2中的基于相位的频率补偿系统38的相位相依性调零运算放大器74。相位相依性自动归零运算放大器72包含与图1中的自动归零运算放大器10相同的某些组件。此些相同的组件在图4中用与图1中相同的数字表示，因而这里将不再赘述。以此方式，在时钟信号CLK的第一时钟相位期间，相位相依性调零运算放大器74在调零电压输出节点76上生成第二时钟相位特有的调零输出电压V_OUT-NULL-P1'。值得注意的是，调零电压输出节点76类似于图2中的外部电压输出节点52。此外，类似于图1中的自动归零运算放大器10，当时钟信号CLK转变成第二时钟相位时，相位相依性调零运算放大器74在调零电压输出节点76上生成第二时钟相位特有的调零输出电压V_OUT-NULL-P2'。然而，因为相位相依性调零运算放大器74采用图2中的基于相位的频率补偿系统38，所以相比于图1中的自动归零放大器10，调零电压输出节点76更快速地从V_OUT-NULL-P1'转换成V_OUT-NULL-P2'。更具体来说，类似于图2中的相位相依性运算放大器36和图3中的过程64，基于相位的频率补偿系统38中的每个频率补偿电路54(1)-54(N)存储相位特定电压。因此，在时钟相位的转变后，不需要来自相位相依性调零运算放大器74的电压就能转换存储于频率补偿电路54(1)-54(N)中的电压。这样相比于图1中的自动归零运算放大器10允许调零电压输出节点76上的调零输出电压在更短的时间从V_OUT-NULL-P1'转换成V_OUT-NULL-P2'。以此方式，调零电压输出节点76在第二时钟相位中更早向主运算放大器16提供V_OUT-NULL-P2'，由此减小主电压输出节点20上的时钟相位转变所导致的错误电压。

在这点上，图5示出了当使用图4中的相位相依性自动归零运算放大器72时得到更好的性能的裸片内建电流测量系统78。裸片内建电流测量系统78用于测量负载电路80的电源电流(未图示)。为了测量此电流，裸片内建电流测量系统78包含电压源(V_dd)82，其向磁头开关晶体管84的源极提供输入电压。磁头开关晶体管84通过允许电压信号86到达负载电路80而向负载电路80提供功率控制。电压源82还向镜面晶体管88的源极提供输入电压，其是磁头开关晶体管84的宽度的一部分。磁头开关晶体管84和镜面晶体管88都在场效应晶体管(FET)三极管区域中深入偏置，从而实际上使其充当低值电阻器。此外，镜面晶体管88提供的电压穿越共源共栅晶体管90进入感测电阻器92中。来自感测电阻器92的电压被提供到模/数转换器(ADC)94，其将电压转换成表示负载电路80的电源电流的数字数据流96。

继续参看图5，为了使裸片内建电流测量系统78正确地运转，磁头开关晶体管84和镜面晶体管88需要具有精确相等的漏极-源极电压。以此方式，图4中的相位相依性自动归零运算放大器72连同共源共栅晶体管90，迫使镜面晶体管88的漏极-源极电压等于磁头开关晶体管84的漏极-源极电压。更具体来说，相位相依性自动归零运算放大器72控制共源共栅晶体管90以便使镜面晶体管88上的电流保持等于磁头开关晶体管84上的电流。在这样做时，镜面晶体管88和磁头开关晶体管84的漏极-源极电压保持彼此相等。然而，在这个实例中，磁头开关晶体管84与镜面晶体管88相比相对较大，因此，磁头开关晶体管84的漏极-源极电压相对较小。因此，与相位相依性自动归零运算放大器72相关联的偏移电压的任何效应必须足够小，以便相对于磁头开关晶体管84的漏极-源极电压是可忽略的。如果与相位相依性自动归零运算放大器72相关联的偏移电压的效应是可忽略的，则相位相依性自动归零运算放大器72将不会干扰镜面晶体管88的漏极-源极电压。以此方式，镜面晶体管88的漏极-源极电压将精确地等于磁头开关晶体管84的漏极-源极电压，因为相位相依性自动归零运算放大器72经配置以抵消其自身的偏移电压的效应。

在这点上，图6A示出采用图4中相位相依性自动归零运算放大器72的图5中的裸片内建电流测量系统78内的示例性信号集合98。如图6A中所示，由于相位相依性自动归零运算放大器72的输出电压(线104)的作用，镜面晶体管88的漏极-源极电压(线100)被迫与磁头开关晶体管84的漏极-源极电压相等(线102)。此外，负载电路80的电源电压(线106)(这是负载电路80的电源电流乘以电阻)示出了负载电路80从时间108到时间110具有升高的负载电流。以此方式，在时间108到时间110期间在感测电阻器92两端的电压(线112)指示负载电路80的测量到的电源电流。因为在这个方面中，相位相依性自动归零运算放大器72采用基于相位的频率补偿系统38，所以每当时钟信号CLK(线116)从第一时钟相位转变成第二时钟相位时出现在感测电阻器92两端的电压(线112)上的突波114(1)-114(12)具有相对较小的幅度。干扰114(1)-114(12)的幅度较小，是因为基于相位的频率补偿系统38提高了相位相依性自动归零运算放大器72中的相位相依性调零运算放大器74的转换速率。具体来说，通过从与第一时钟相位相关联的电压更快速地转变成与第二时钟相位相关联的电压，相位相依性调零运算放大器74减少了相位相依性自动归零运算放大器72的偏移电压对于镜面晶体管88的漏极-源极电压的影响。以此方式，也在裸片内建电流测量系统78的其余部分中减小了这样的影响。

相比之下，图6B示出了当采用图1中的自动归零运算放大器10时图4中的裸片内建电流测量系统78内的示例性信号集合98'。类似于图6A中描述的细节，由于图1中的自动归零运算放大器10的输出电压(线104')，所以镜面晶体管88的漏极-源极电压(线100')被迫与磁头开关晶体管84的漏极-源极电压(线102')相等。此外，负载电路80的电源电压(线106')示出了负载电路80从时间108'到时间110'具有升高的负载电流。以此方式，在时间108'到时间110'期间在感测电阻器92两端的电压(线112')指示负载电路80的测量到的电源电流。然而，相比于图6A中的干扰114(1)-114(12)，每当时钟信号CLK(线116')从第一时钟相位转变成第二时钟相位时，出现在感测电阻器92两端的电压(线112')上的干扰114'(1)-114'(12)具有更大的幅度。干扰114'(1)-114'(12)的幅度的此增加是因为图1中的自动归零运算放大器10中的调零运算放大器18的转换速率更慢。更具体来说，由于调零运算放大器18从与第一时钟相位相关联的电压转换成与第二时钟相位相关联的电压所必需的时间量，自动归零运算放大器10内的主运算放大器16的输出电压V_OUT经历了干扰114'(1)-114'(12)。因此，如通过图6A所示，在裸片内建电流测量系统78中使用具有基于相位的频率补偿系统38的相位相依性自动归零运算放大器72，相对于采用图1中的自动归零运算放大器10提供具有减少的干扰114(1)-114(12)的输出。

在这点上，图7示出了示例性集成电路(IC)118，其包含多个IC块120(1)-120(N)和多个裸片内建电流测量系统78(1)-78(N)。在这个方面中，每个裸片内建电流测量系统78(1)-78(N)包含相位相依性自动归零运算放大器72(未图示)，其采用具有基于相位的频率补偿系统38的相位相依性调零运算放大器74。因此，作为非限制性实例，每个裸片内建电流测量系统78(1)-78(N)可经配置以测量每个对应的IC块120(1)-120(N)的负载电流。在如先前描述将对应的测量到的负载电流转换成数字信号之后，每个裸片内建电流测量系统78(1)-78(N)可以向控制电路122提供数字信号。控制电路122可经配置以使用来自裸片内建电流测量系统78(1)-78(N)的此信息实现各种功能。举例来说，控制电路122可以使用此信息计算和监视IC 118的总负载电流。如果总负载电流超出限定的阈值，则控制电路122可以采取必要的措施来减少IC块120(1)-120(N)中的一或多个的负载电流。举例来说，控制电路122可经配置以限制被提供到IC块120(1)-120(N)的时钟信号以便将总负载电流降低到限定的阈值以下以防IC 118过热。因此，由此实例显而易见，具有基于相位的频率补偿系统38的例如相位相依性运算放大器36或相位相依性自动归零运算放大器72的相位相依性运算放大器可以用于辅助系统内的重要功能。

除了本文前面所述的方面之外，采用基于相位的频率补偿的相位相依性运算放大器还可以使用各种组件实现类似结果。更具体来说，参看图8，在这个方面中，相位相依性运算放大器124采用具有选择电路的基于相位的频率补偿系统126，所述选择电路由模拟先断后合多路复用器(MUX)128构成。相位相依性运算放大器124包含与图2中的相位相依性运算放大器36共同的某些组件。此些共同的组件在图8中用与图2中相同的数字指示，因而这里将不再赘述。

以此方式，继续参看图8，模拟先断后合MUX 128向相位相依性运算放大器124提供相位转变期间的重要的电压控制。具体来说，模拟先断后合MUX 128经配置以先完全取消选择先前频率补偿电路54(1)-54(N)，然后选择相对于时钟信号CLK的时钟相位的变化的当前频率补偿电路54(1)-54(N)。这样能防止存储在频率补偿电路54(1)-54(N)上的电压在时钟相位转变期间“涂抹”(smearing)。换句话说，这样能防止存储在一个频率补偿电路54(1)-54(N)上的电压传送到另一频率补偿电路54(1)-54(N)。举例来说，当时钟信号CLK从第一时钟相位转变成第二时钟相位时，多路复用器选择器130可以通知模拟先断后合MUX 128到第二时钟相位的变化。模拟先断后合MUX 128经配置以完全取消选择频率补偿电路54(1)。在取消选择频率补偿电路54(1)之后，模拟先断后合MUX128经配置以选择频率补偿电路54(2)。以此方式，模拟先断后合MUX 128确保存储于频率补偿电路54(1)中的电压不被传送到频率补偿电路54(2)中，且反之亦然。这样允许即使在时钟相位变化期间，存储于每个频率补偿电路54(1)-54(N)内的电压对于对应的时钟相位也保持在所希望电平。因此，可以实施模拟先断后合MUX 128以防止基于相位的频率补偿系统126中的电压涂抹，帮助相位相依性运算放大器124提供频率补偿，同时提高电压输出节点40上的输出电压V_OUT的转换速率。

返回至图2，基于相位的频率补偿系统38经配置以提供“简单”频率补偿。以此方式，继续参看图2，在这个实例中，电压输出节点40耦合到单位增益放大器50的输入和基于相位的频率补偿系统38。如前文所述，其它方面可以通过采用电路元件(例如线材)代替单位增益放大器50而提供类似的功能性。基于相位的频率补偿系统38经配置以向选择电路56选择的频率补偿电路54(1)-54(N)的第一输入132(1)-132(N)提供电压输出节点40。此外，每个频率补偿电路54(1)-54(N)的第二输入134(1)-134(N)耦合到接地源136。以此方式，基于相位的频率补偿系统38经配置以向相位相依性运算放大器36提供“简单”频率补偿。

除了如图2中的方面中所示配置基于相位的频率补偿系统38以提供“简单”频率补偿之外，其它方面可以实现额外类型的补偿。在这点上，参看图9A和图9B，基于相位的频率补偿系统38可以在相位相依性运算放大器138、138'内配置以实现米勒频率补偿。相位相依性运算放大器138、138'包含与图2中的相位相依性运算放大器36共同的某些组件。此些共同的组件在图9A和图9B中用与图2中相同的数字指示，因而这里将不再赘述。

以此方式，特定参看图9A，相位相依性运算放大器138内的差分放大器48在电压输出节点40上生成输出电压V_OUT。电压输出节点40耦合到n型金属氧化物半导体(NMOS)晶体管140的栅极。NMOS晶体管140的源极耦合到接地源142，而NMOS晶体管140的漏极耦合到电流源144、外部电压输出节点52和基于相位的频率补偿系统38。外部电压输出节点52耦合到选择电路56选择的频率补偿电路54(1)-54(N)的第一输入146(1)-146(N)。以此方式，NMOS晶体管140和电流源144充当在米勒频率补偿内实现米勒效应所需的倒置增益级。此外，每个频率补偿电路54(1)-54(N)的第二输入148(1)-148(N)耦合到电压输出节点40。以此方式，基于相位的频率补偿系统38经配置以向相位相依性运算放大器138提供米勒频率补偿。

此外，特定参看图9B，相位相依性运算放大器138'内的差分放大器48在电压输出节点40上生成输出电压V_OUT。电压输出节点40耦合到p型金属氧化物半导体(PMOS)晶体管141的栅极。PMOS晶体管141的源极耦合到电压源143，而PMOS晶体管141的漏极耦合到电流源145、外部电压输出节点52和基于相位的频率补偿系统38。外部电压输出节点52耦合到选择电路56选择的频率补偿电路54(1)-54(N)的第一输入146(1)-146(N)。以此方式，PMOS晶体管141和电流源145充当在米勒频率补偿内实现米勒效应所需的倒置增益级。此外，每个频率补偿电路54(1)-54(N)的第二输入148(1)-148(N)耦合到电压输出节点40。以此方式，基于相位的频率补偿系统38经配置以向相位相依性运算放大器138'提供米勒频率补偿。

具有根据本文中所揭示的各方面的基于相位的频率补偿系统的相位相依性运算放大器可以提供于任何电子装置中或者集成到任何电子装置中。实例包含(但不限于)机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字影音光盘(DVD)播放器和便携式数字视频播放器。

在这点上，图10示出可以利用采用图2、8和9中所图示的基于相位的频率补偿系统38、126的相位相依性运算放大器的电子装置150的实例。在这个实例中，可以在包含开关电容器网络(未图示)的电子装置150内采用多个相位相依性运算放大器36(1)-36(N)、124(1)-124(N)、138(1)-138(N)或其任何组合。以此方式，相位相依性运算放大器36(1)-36(N)、124(1)-124(N)、138(1)-138(N)可以辅助电子装置150内的涉及多个相位的各种功能。具体来说，通过提供频率补偿同时提高相位特定电压之间的转换速率，相位相依性运算放大器36(1)-36(N)、124(1)-124(N)、138(1)-138(N)可以改善电子装置150内的各种功能的性能和准确度。

所属领域的技术人员将进一步了解，结合本文中所揭示的各方面所描述的各种说明性逻辑块、模块、电路以及算法可被实施为电子硬件、存储于存储器或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或此两者的组合。作为实例，本文中所描述的装置可用于任何电路、硬件组件、IC或IC芯片中。本文中所揭示的存储器可为任何类型和大小的存储器，且可经配置以存储所要的任何类型的信息。为清楚说明此可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选项及/或强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解译为引起偏离本发明的范围。

结合本文中所揭示的各方面所描述的各种说明性逻辑块、模块和电路可用以下各项来实施或执行：处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或经设计以执行本文中所描述的功能的其任何组合。处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或多个微处理器，或任何其它此类配置。

本文中所揭示的方面可以硬件和存储于硬件中的指令来体现，且可驻留于(例如)随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM或所属领域中已知的任何其它形式的计算机可读媒体中。示例性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息且将信息写入到存储媒体。在替代方案中，存储媒体可与处理器一体化。处理器和存储媒体可以驻留在ASIC中。ASIC可以驻留在远端台中。在替代方案中，处理器与存储媒体可作为离散组件驻留在远端台、基站或服务器中。

还应注意，描述本文中的示例性方面中的任一者中所描述的操作步骤以提供实例和论述。可以用除了所说明的顺序之外的大量不同顺序执行所描述的操作。此外，单个操作步骤中所描述的操作实际上可在许多不同步骤中执行。另外，可组合在示例性方面中所论述的一或多个操作步骤。应理解，所属领域的技术人员将容易明白，流程图中所说明的操作步骤可以经受大量不同修改。所属领域的技术人员还将了解，可使用多种不同技术和技法中的任一者来表示信息和信号。例如，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可贯穿以上描述参考的数据、指令、命令、信息、信号、位、符号和码片。

提供本发明的先前描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易显而易见对本发明的各种修改，且本文中界定的一般原理可应用于其它变化而不脱离本发明的精神或范围。因此，本发明并不希望限于本文中所描述的实例及设计，而应被赋予与本文中所揭示的原理及新颖特征相一致的最广范围。