1.一种预驱动器，其特征在于，根据数据信号来驱动低电压差分信号驱动电路，该预驱动器包括：
第一反相器，具有输入端和输出端，其中该第一反相器的该输入端耦接至该预驱动器的输入节点，该第一反相器的该输出端耦接至第一节点，而该数据信号耦合至该预驱动器的该输入节点；
高通滤波器，耦接于该第一节点和第二节点之间，并用于改善该预驱动器的高频频率响应；以及
第二反相器，具有输入端和输出端，其中该第二反相器的该输入端耦接至该第二节点，该第二反相器的该输出端耦接至该预驱动器的输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。
2.根据权利要求1所述的预驱动器，其特征在于，该第二反相器的尺寸大于该第一反相器的尺寸。
3.根据权利要求1所述的预驱动器，其特征在于，该高通滤波器包括：
电容器，耦接于该第一节点和该第二节点之间。
4.根据权利要求1所述的预驱动器，其特征在于，该高通滤波器包括：
第一电感器；以及
第一电阻器，其中该第一电感器和该第一电阻器串联耦接于供应电位和该第二节点之间。
5.根据权利要求1所述的预驱动器，其特征在于，该高通滤波器包括：
第二电感器；以及
第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第二节点和接地电位之间。
6.根据权利要求1所述的预驱动器，其特征在于，该低电压差分信号驱动电路包括：
第一晶体管，具有控制端、第一端以及第二端，其中该第一晶体管的该\t第一端耦接至供应电位，而该第一晶体管的该第二端耦接至正输出节点；
第二晶体管，具有控制端、第一端以及第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至负输出节点；
第三晶体管，具有控制端、第一端以及第二端，其中该第三晶体管的该第一端耦接至接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及
第四晶体管，具有控制端、第一端以及第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。
7.根据权利要求6所述的预驱动器，其特征在于，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。
8.一种预驱动器，其特征在于，根据数据信号来驱动低电压差分信号驱动电路，该预驱动器包括：
第一反相器，具有输入端和输出端，其中该第一反相器的该输入端耦接至该预驱动器的输入节点，该第一反相器的该输出端耦接至第一节点，而该数据信号耦合至该预驱动器的该输入节点；以及
第二反相器，包括高通滤波器，其中该高通滤波器用于改善该预驱动器的高频频率响应，该第二反相器具有输入端和输出端，其中该第二反相器的该输入端耦接至该第一节点，该第二反相器的该输出端耦接至该预驱动器的输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。
9.根据权利要求8所述的预驱动器，其特征在于，该第二反相器的尺寸大于该第一反相器的尺寸。
10.根据权利要求8所述的预驱动器，其特征在于，该第二反相器包括：
下拉晶体管，具有控制端、第一端以及第二端，其中该下拉晶体管的该控制端耦接至第二节点，该下拉晶体管的该第一端耦接至接地电位，而该下\t拉晶体管的该第二端耦接至该预驱动器的该输出节点；以及
上拉晶体管，具有控制端、第一端以及第二端，其中该上拉晶体管的该控制端耦接至第三节点，该上拉晶体管的该第一端耦接至供应电位，而该上拉晶体管的该第二端耦接至该预驱动器的该输出节点。
11.根据权利要求10所述的预驱动器，其特征在于，该高通滤波器包括：
第一电容器，耦接于该第一节点和该第二节点之间；以及
第二电容器，耦接于该第一节点和该第三节点之间。
12.根据权利要求10所述的预驱动器，其特征在于，该高通滤波器包括：
第一电感器；以及
第一电阻器，其中该第一电感器和该第一电阻器串联耦接于该供应电位和该第二节点之间。
13.根据权利要求10所述的预驱动器，其特征在于，该高通滤波器包括：
第二电感器；以及
第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第三节点和该接地电位之间。
14.根据权利要求8所述的预驱动器，其特征在于，该低电压差分信号驱动电路包括：
第一晶体管，具有控制端、第一端以及第二端，其中该第一晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至正输出节点；
第二晶体管，具有控制端、第一端以及第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至负输出节点；
第三晶体管，具有控制端、第一端以及第二端，其中该第三晶体管的该第一端耦接至接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及
第四晶体管，具有控制端、第一端以及第二端，其中该第四晶体管的该\t第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。
15.根据权利要求14所述的预驱动器，其特征在于，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。