附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法与流程

技术总结
本发明公开附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法。具体地，提供一种电路形成性良好的附载体铜箔。一种附载体铜箔，其是依序具有载体、中间层、极薄铜层的附载体铜箔，且极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.1～5个/μm2，极薄铜层侧表面的十点平均粗糙度Rz为0.1～2.0μm。

技术研发人员：森山晃正;永浦友太
受保护的技术使用者：JX金属株式会社
文档号码：201610600696
技术研发日：2016.07.27
技术公布日：2017.02.15