基于延时调相的数字脉冲宽度调制器的制作方法

本发明属于电子技术领域，具体涉及一种数字脉冲宽度调制电路。

背景技术：

在使用数字脉冲宽度调制(Digital Pulse Width Modulation, DPWM)的系统结构中，目前主要采用的方式，一种是混合型DPWM（Hybrid DPWM），二是采用Dither方式实现的DPWM。采用Dither方式实现的DPWM主要采用了的思路实现，这种设计可以使用低精度高频率的DPWM来实现较高的有效输出精度，也就相应减少了DPWM的功耗和面积。但是Dither方式实现的DPWM在模式切换时会产生周期延时，对DPWM的高速响应不利。混合型DPWM的设计则没有不需要的延时。

混合型DPWM结合了传统的计数器型结构和延时链型结构，通常由粗调模块和细调模块组成。假设输入为一串二进制数组dc(N:0)，高位为dc(N:m)，低位为dc(m:0)。粗调模块使用传统的计数器结构，由高位确定粗调的脉冲占空比。而由延时链结构组成的细调模块使用由二进制数组的低位细调占空比，达到更高分辨率。

混合型DPWM的实现方式有两种：数模混合方式和全数字方式，二者的区别主要在于延时链的设计。数模混合方式采用模拟延时链，由延迟锁相环（Delay Locked Loop, DLL）中的电荷泵通过充放电控制每一个延时单元的延时时间，使得电路的功耗相对更大，而DLL上电过程中可能出现失锁的情况，模拟电路控制方法易受外部环境干扰，鲁棒性不如数字控制方法强。因此，全数字方式在总体性能上更有优势。

专利“一种数字脉冲宽度调制电路”（专利号为：CN 102832914 A）中提出了一种数字脉冲宽度调制电路，其使用粗调模块和细调模块完成数字脉冲宽度调制，其中粗调模块主要包括计数器和比较器，细调模块包括延迟链、多路复用器和全数字逻辑控制模块。但是该方法存在以下缺点：该方法的基础时钟信号频率只有1MHz，且其结构组成复杂，设计工艺要求较高，成本较为高昂。

技术实现要素：

本发明的目的是提供一种高分辨率的数字脉冲宽度调制器，在基础时钟信号不变时可将调制精度提高8倍。

本发明的技术方案如下：一种基于延时调相的数字脉冲宽度调制器，由时钟生成模块、同步计数模块、延时调相模块和异步信号产生模块组成。时钟生成模块生成基础时钟信号和延时时钟信号分别作为同步计数模块和延时调相模块的控制时钟；由同步计数模块对基础时钟信号同步计数实现脉宽的粗调，计数开始和结束时分别输出初始控制信号和粗调控制信号；由延时调相模块对粗调控制信号进行不同相位的时延生成8路终止控制信号并选择1路输出到异步信号产生模块；初始控制信号与终止控制信号经异步信号产生模块的RS触发器输出最终的DPWM信号。本发明通过延时时钟信号控制粗调控制信号精确相延，相当于对基础时钟信号8分频，在基础时钟信号不变的条件下可将调制精度提高8倍。

时钟生成模块由1个倍频器和2个数字时钟管理器（Digital Clock Manager, DCM）组成，倍频器对输入时钟信号倍频后生成基础时钟信号，2个DCM对基础时钟信号相位延时后生成4路相位依次相差45°的延时时钟信号。

同步计数模块由1个预载计数器和2个D触发器组成。预载计数器完成对基础时钟信号的计数，在计数开始和结束时分别生成初始控制信号和粗调控制信号，实现脉宽的粗调。

延时调相模块由8个D触发器和1个3位选择器组成。D触发器的作用是在延时时钟信号的控制下对粗调控制信号进行延时调相，生成8路相位依次相差45°的终止控制信号，然后由3位选择器选择1路终止控制信号输出至异步信号产生模块。相当于对基础时钟信号进行了8分频，在基础时钟信号的不变的条件下将调制精度提高了8倍。

初始控制信号与终止控制信号在异步信号产生模块中输入RS触发器并输出最终的DPWM信号。

本发明与传统的DPWM电路相比，在基础时钟信号不变的条件下将可调制精度提高8倍。本发明的基础时钟信号频率可达到200MHz，且延时电路的设计更加简单易实现，成本相对低廉。

附图说明

图1是DPWM电路总体结构。

图2是时钟生成模块。

图3是同步计数模块。

图4是延时调相模块。

图5是异步信号产生模块。

图6是同步计数模块输出波形。

图7是延时调相模块输出波形。

图8是异步信号产生模块输出波形。

具体实施方式

下面参照附图对本发明作进一步详细说明。

本发明提供一种基于延时调相的数字脉冲宽度调制器，如图1所示，该调制器由时钟生成模块、同步计数模块、延时调相模块和异步信号产生模块组成。四个模块具体的电路图如图2至图5所示。

首先将输入11位数组dc（10:0）分为高8位数组N=dc（10:3）和低3位数组m=dc（2:0）。

在图2所示的时钟生成模块中，DCM×4是4倍的频率倍频器，DCM0和DCM1是2个数字时钟管理器。CLK信号为输入时钟信号，其频率为50MHz。CLK时钟信号经过DCM×4倍频器扩频后，得到频率为200MHz的基础时钟信号CK，则基础时钟信号周期T=5ns。CK信号经过DCM0和DCM1后生成CK0、CK1、CK2和CK3四路延时时钟信号作为延时调相模块D触发器的控制时钟，其相位与基础时钟信号分别相差0°、45°、90°和135°。

在如图3所示的同步计数模块中，预载计数器据输入高8位数组N对基础时钟信号CK同步计数，计数开始（即count=0）时计数器load端输出信号经过2个D触发器将输出初始控制信号至异步信号产生模块的RS触发器中锁存；当计数完成（即count=N）后，carry_out端输出信号经过2个D触发器将输出粗调控制信号至延时调相模块的D触发器中，至此完成脉宽的粗调，得到如图6所示的粗调控制信号。粗调控制信号与初始控制信号之间的时间间隔为N×T，即为对应于预载计数器输入数组的整数个基础时钟信号周期。

在如图4所示的延时调相模块中，粗调控制信号在延时时钟信号CK0、CK1、CK2和CK3的控制下经过左侧列的4个D触发器后，得到相位依次相差45°的信号CLR0、CLR1、CLR2和CLR3，即延时相位分别为0°、45°、90°和135°。同时，对4路延时时钟信号CK0、CK1、CK2和CK3反相后输入至右侧列的4个D触发器，相当于再次时延180°。CLR0、CLR1、CLR2和CLR3分别经过右侧列的4个D触发器后得到与之信号相位相差180°的信号CLR4、CLR5、CLR6和CLR7。最终8路终止控制信号CLR0、CLR1、CLR2、CLR3、CLR4、CLR5、CLR6和CLR7之间相位依次相差45°，即延时相位分别为0°、45°、90°、135°、180°、225°、270°和315°（如图7所示），然后3位选择器根据输入低3位数组m选择1路终止控制信号，选择的相位时延为delay=m×360°/8，相应的时间延迟为m×T/8，即终止控制信号与粗调控制信号之间的时延为对应于3位选择器输入数组的小数个基础时钟信号周期。相当于对基础时钟信号8分频，在基础时钟信号不变时将调制精度提高了8倍。

在如图5所示的异步信号产生模块中，初始控制信号输入到RS触发器中后，RS触发器将输出高电平，直至终止控制信号输入到RS触发器后，RS触发器将输出低电平，至此完成脉宽调制。相当于初始控制信号和终止控制信号分别决定DPWM信号的上升沿和下降沿。异步信号产生模块的输出波形如图8所示。

本发明提出了一种基于延时调相的数字脉冲宽度调制器，主要由同步计数模块完成信号的粗调，粗调完成整数个基础时钟信号周期的脉宽调制，即为N×T；由延时调相模块完成信号的细调，细调完成小数个基础时钟信号周期的脉宽调制，即为m×T/8。最终DPWM信号的脉宽为粗调和细调脉宽之和，即(N＋m/8)×T，在基础时钟信号不变的条件下，将DPWM信号的调制精度提高了8倍。