一种高速电流模逻辑驱动器的制作方法

本发明属于集成电路设计技术领域，特别涉及一种高速电流模逻辑驱动器。

背景技术：

电流模逻辑(Current Mode Logic，CML)驱动器具有工作速度快，偏置电流稳定，能够驱动重负载等特点，是高速串行接口发射机输出级的常用驱动电路，具有重要的作用。

图1是传统的CML驱动器原理图，MOS管M₀为偏置电流源，MOS管M₁和M₂是CML的差分输入对管，R_L是负载电阻，C_L是负载电容。电压V_B为直流偏置电压，v_in1和v_in2为差分输入信号，v_out1和v_out2为差分输出信号。

为了提高图1所示CML驱动器的工作速度，图2增加了电感L_L和电阻R_L串联，电感L_L起到扩大CML驱动器带宽的作用，这样CML驱动器能够驱动更高速率的信号。

然而当输入信号的速率进一步上升的时候，由于图2所示CML驱动器的带宽有限，因此输出信号无法跟随输入信号的变化，产生了错误。需要寻找其它更有效地扩展驱动器带宽的技术。

技术实现要素：

为了克服上述现有技术的缺点，本发明的目的在于提供一种高速电流模逻辑驱动器，该差分驱动器在交叉的输入和输出之间增加了并联的LC网络，从而提高了驱动器的工作速度。

为了实现上述目的，本发明采用的技术方案是：

一种高速电流模逻辑驱动器，包括偏置电流源和差分输入对管，差分输入信号为v_in1和v_in2，差分输出信号为v_out1和v_out2，其在输入v_in1和输出v_out2之间设置并联的L_FC_F电路，在输入v_in2和输出v_out1之间设置并联的L_FC_F电路。

所述两个L_FC_F电路参数完全一致。

与现有技术相比，本发明差分驱动器在交叉的输入、输出之间增加了并联LC网络，并联LC网络产生谐振，从而提高了驱动器的带宽，使得驱动器能输出高速率的数据，有效提高驱动器的工作速度。

附图说明

图1是传统电流模逻辑驱动器原理图。

图2是使用电感扩带宽的电流模逻辑驱动器原理图。

图3是增加了交叉连接LC网络的电流模逻辑驱动器原理图。

图4是几种电流模逻辑驱动器输入-输出交流仿真结果。

图5是几种电流模逻辑驱动器输入-输出瞬态仿真结果。

具体实施方式

下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

图3是本发明提出的CML驱动器原理图，MOS管M₀为偏置电流源，MOS管M₁和M₂是CML的差分输入对管，R_L是负载电阻，C_L是负载电容，并联的L_FC_F电路分别接在v_in1和v_out2、v_in2和v_out1之间。电压V_B为直流偏置电压，v_in1和v_in2为差分输入信号，v_out1和v_out2为差分输出信号。增加的并联LC网络在很高的频率处谐振，有效提高了CML驱动器的带宽，使得驱动器能够处理更高速率的信号。

具体地，如果传送的是NRZ码，即0/1数据，其带宽是数据率的一半，例如数据率是10Gbps，数据的带宽是5GHz，一般认为驱动器的3dB带宽至少达到数据率的带宽，即5GHz以上，但显然越高越好。

图4是3种CML电路的交流小信号仿真结果，其中“R”代表的短虚线是图1所示只有电阻R_L的CML驱动器的输出；“L”代表的长虚线是图2所示增加电感L_L的CML驱动器的输出；“LC”代表的实线是本发明提出的、图3所示增加了LC并联电路的CML驱动器的输出。由图可见，本发明提出的CML驱动器具有更高的带宽。

图5是3种CML电路的瞬态仿真结果，其中input为输入的方波信号，“R”代表的短虚线是图1所示只有电阻R_L的CML驱动器的输出；“L”代表的长虚线是图2所示增加电感L_L的CML驱动器的输出；“LC”代表的实线是本发明提出的、图3所示增加了LC并联电路的CML驱动器的输出。由图可见，本发明提出的CML驱动器具有更高的工作速度。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。