一种可抑制输出共模波动的lvds驱动电路的制作方法
【技术领域】
[0001]本实用新型属于模拟集成电路技术领域，特别涉及一种可抑制输出共模电压波动的高速LVDS驱动电路。
【背景技术】
[0002]随着近年来模拟数字转换器(ADC)的速率越来越高，高速数据如何输出到芯片外为工程师带来极大的挑战。在高速I/O接口领域，出现了 CML (电流模逻辑)、并行LVDS (低压差分传输)、串行JESD等各种传输协议。其中，LVDS接口由于低电压差以及抗干扰强等优点，在并行数据传输中获得广大工程师的青睐。
[0003]传统的LVDS驱动电路如图1所示。整个电路由主体驱动电路、共模反馈电路和预驱动的缓冲器组成。由于LVDS接口标准规定，LVDS输出的共模电压在1.2V附近的范围，所以传统的LVDS驱动电路中，主体驱动电路的尾管以及开关管均采用高阈值电压的MOS管。低压数据Data通过电平转换电路转换至高压电平，再经过预驱动的缓冲器得到两对互补的方波信号(VPl和VP2、VN1和VN2)。其中，当VPl控制的开关SI和VNl控制的开关S3同时导通，另外两个开关关断，电流从VON到VOP ；当VP2控制的开关S2和VN2控制的开关S4同时导通，另外两个开关关断，电流从VOP到V0N，进而实现数据的低压差分传输。
[0004]在传统的LVDS驱动电路中，由于驱动开关管的信号(VPl和VP2、VN1和VN2)由预驱动的缓冲器产生，信号的幅度为整个电源电压的范围，因此当开关管不停的在导通状态和关断状态之间切换时，会发生严重的沟道电荷注入现象，注入的电荷会导致输出共模电压波动，而共模电压的恢复需要一定的时间，进而影响传输数据的速率。为了抑制输出共模电压的波动，在VA和VB的节点通常需要加很大的滤波电容。一种解决输出共模电压波动的方法如图2所示，在输出节点上通过加伪开关(Du_y Switch)来吸收注入到输出节点的电荷。这种方式虽然可以较好的抑制输出共模电压波动，但是伪开关的尺寸通常较大(和驱动开关相当)，并且需要增加预驱动缓冲器的规模，以便产生伪开关的控制信号(VDl和VD2) ο
【实用新型内容】
[0005]本实用新型的目的在于克服现有技术的不足，提供一种从而可以减小驱动信号(VP1、VP2、VNU VN2)的幅度，进一步减小驱动开关的沟道电荷注入，抑制LVDS输出共模电压的波动，加快驱动开关的响应速度的可抑制输出共模波动的LVDS驱动电路。
[0006]本实用新型的目的是通过以下技术方案来实现的:一种可抑制输出共模波动的LVDS驱动电路，包括LVDS主体驱动电路、共模反馈电路、预驱动缓冲器和低压差线性稳压器，预驱动缓冲器的输入端连接数据输入端，预驱动缓冲器的电源电压输入端与低压差线性稳压器相连，预驱动缓冲器的输出端VP1、VP2、VNl和VN2分别与LVDS主体驱动电路的四个驱动开关管:S1、S2、S3和S4连接，LVDS主体驱动电路的VCM输出端与共模反馈电路的输入端负极相连；
[0007]所述的驱动开关SI和S2均采用低阈值电压的PMOS管，驱动开关S3和S4均采用位于深N阱中的NMOS管；
[0008]所述的LVDS主体驱动电路还包括分别与驱动开关SI和S2连接的电流源尾管MP3和充当滤波电容的MOS器件MPX，分别与驱动开关S3和S4相连的电流源尾管丽3和充当滤波电容的MOS器件MNX ;所述的电流源尾管MP3和MOS器件MPX均为高阈值电压的PMOS管，电流源尾管丽3和MOS器件MNX均为高阈值电压的NMOS管。
[0009]进一步地，所述的预驱动缓冲器采用电压钳位技术以便获得小幅度驱动信号，将“电源”电压钳位到VCM+0.6V，“地”电压钳位到VCM-0.6V，其中，VCM为LVDS主体驱动电路输出的共模电压。
[0010]进一步地，所述的0.6V的钳位电压由低压差线性稳压器提供。
[0011]进一步地，所述的共模反馈电路的输入端正极与参考电源VREF相连，共模反馈电路的输出端与电流源尾管MN3的栅极连接。
[0012]本实用新型的有益效果是:
[0013]1、与传统的LVDS驱动电路相比，本实用新型中LVDS主体驱动电路的驱动开关采用低阈值电压的PMOS管(MP1、MP2)和位于深N阱的NMOS管(MN1、MN2)，从而可以减小驱动信号(VP1、VP2、VN1、VN2)的幅度，进一步减小驱动开关的沟道电荷注入，抑制LVDS输出共模电压的波动，加快驱动开关的响应速度；
[0014]2、能够减小滤波电容的面积，同时不增加预驱动缓冲器的规模，进而能够减小整个驱动电路模块的面积；
[0015]3、无需电平转换电路，进而降低了整个电路模块的设计复杂度；
[0016]4、钳位电压由低压差线性稳压器提供，由于通常LVDS的应用场合是多位或多组数据输出，所以多个LVDS驱动电路可以共用低压差线性稳压器，由低压差线性稳压器带来的面积的增加可以忽略不计，不会增加电路模块的面积和复杂度。
【附图说明】
[0017]图1为本实用新型的传统的LVDS驱动电路原理图；
[0018]图2为伪开关抑制共模输出波动的LVDS驱动电路原理图；
[0019]图3为本实用新型的LVDS驱动电路原理图；
[0020]图4为传统的LVDS驱动电路中预驱动缓冲器的原理图；
[0021]图5为本实用新型的LVDS驱动电路中预驱动缓冲器的原理图；
[0022]图6为本实用新型的LVDS驱动电路中钳位电压产生的原理图。
【具体实施方式】
[0023]下面结合附图和具体实施例进一步说明本实用新型的技术方案，但本实用新型所保护的内容不局限于以下所述。
[0024]如图3所示，本实用新型的一种可抑制输出共模波动的LVDS驱动电路，包括LVDS主体驱动电路、共模反馈电路(CMFB)、预驱动缓冲器(Regulated Buffer)和低压差线性稳压器(LDO)，预驱动缓冲器的输入端连接数据输入端(Data)，预驱动缓冲器的电源电压输入端与低压差线性稳压器相连，预驱动缓冲器的输出端VP1、VP2、VN1和VN2分别与LVDS主体驱动电路的四个驱动开关管:S1、S2、S3和S4连接，LVDS主体驱动电路的VCM输出端与共模反馈电路的输入端负极