一种高线性度的CMOS功率放大器的制作方法

本申请涉及一种CMOS功率放大器，特别是涉及一种衬底偏压的CMOS功率放大器。

背景技术：

采用标准CMOS工艺设计功率放大器在许多性能指标上面临挑战，其中为了提升CMOS功率放大器的线性度已有一些方案被提出。

2013年12月的《IEEE微波理论与技术汇刊》(IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES)第61卷第12期上有一篇文章《通过自适应偏置控制实现的CMOS共源共栅功率放大器的线性化》(Linearization of CMOS Cascode Power Amplifiers Through Adaptive Bias Control)，这篇文章记载了使用自适应偏置电路的共源共栅功率放大器的线性化技术，如图1所示。首先由一个共源放大器M1和一个共栅放大器M2级联组成一路共源共栅放大器，再由两路共源共栅放大器形成差分结构，然后由包络检测器Env_detection、共源偏置电路CS_Bias、共栅偏置电路CG_Bias三部分组成一个自适应偏置电路。包络检测器Env_detection获取射频输入信号RFin的包络信号，该包络信号被送往共源偏置电路CS_Bias的栅极和共栅偏置电路CG_Bias的栅极。共源偏置电路CS_Bias为共源放大器M1提供漏极偏置电压Vcs，共栅偏置电路CG_Bias为共栅放大器M2提供栅极偏置电压Vcg，它们所提供的偏置都随着包络信号的变化而变化。当输入功率增大时，共栅偏置电路CG_Bias输出的栅极偏置电压Vcg减小，反之亦然。该方案是改变提供给共源共栅放大器的栅极偏置电压Vcg来改善功率放大器的线性度，虽然降低了射频输入信号RFin进入共源共栅放大器截止区的时间，但同时使得共源共栅放大器的增益改变，引入了非线性因素，所以对线性度改善有限。此外对共源共栅放大器实行动态栅极偏置只能用于改善电路的线性度，限制了其他方面的应用，如增益调节等。采用类似方案的还有申请公布号为CN105917579A、申请公布日为2016年8月31日的中国发明专利申请《放大器系统和方法》，缺点也相似。

2013年2月的《IEEE微波理论与技术汇刊》第61卷第2期上有一篇文章《多级共源共栅拓扑的线性CMOS功率放大器的共源共栅反馈偏置技术》(A Cascode Feedback Bias Technique for Linear CMOS Power Amplifiers in a Multistage Cascode Topology)，这篇文章记载了共源共栅反馈偏置线性化技术，如图2所示。功率放大器包括驱动级和功率级，它们都是共源共栅结构。射频输入信号RFin依次通过输入匹配网络、驱动级的共源晶体管M1、驱动级的共栅晶体管M2、级间匹配网络、功率级的共源晶体管M3、功率级的共栅晶体管M4、输出匹配网络后变成射频输出信号RFout。在功率级和驱动级之间还具有反馈偏置网络，用来将功率级的共栅晶体管M4的栅极位置的射频泄露信号反馈回驱动级的共栅晶体管M2的栅极。这可以改变单位周期内驱动级和功率级的共栅晶体管M2、M4进入截止区和线性区的时间，从而改善功率放大器的线性度。然而该方案没有考虑驱动级和功率级的共源晶体管M1、M3对非线性的影响，对线性度的改善有限。并且该方案只能用于多级结构的功率放大器，限制了其适用范围。

技术实现要素：

本申请所要解决的技术问题是提供一种高线性度的CMOS功率放大器，可以克服由于输入功率过大导致的非线性问题，还能克服由于输出功率控制电路带来的效率(PAE)问题。

为解决上述技术问题，本申请提供了一种高线性度的CMOS功率放大器，包括放大器单元以及包络检测单元。放大器单元包括一个或多个功率晶体管，对输入信号进行功率放大后得到输出信号。包络检测单元检测各个功率晶体管的输入信号并产生包络信号作为相应功率晶体管的衬底偏置电压。

在实施例一中，所述放大器单元为共源放大器一，共源放大器一对输入信号进行功率放大后得到输出信号。所述包络检测单元为包络检测器一，包络检测器一检测输入信号的包络产生包络信号一，该包络信号一作为共源放大器一的衬底偏置电压。

在实施例二中，所述放大器单元为共栅放大器一，共栅放大器一对输入信号进行功率放大后得到输出信号。所述包络检测单元为包络检测器一，包络检测器一检测输入信号的包络产生包络信号一，该包络信号一作为共栅放大器一的衬底偏置电压。

在实施例三中，所述放大器单元为共源共栅放大器，由共源放大器一和共栅放大器一级联组成。共源放大器一对输入信号进行功率放大后得到中间信号；共栅放大器一对中间信号进行功率放大后得到输出信号。所述包络检测单元包括包络检测器一和包络检测器二。包络检测器一检测输入信号的包络产生包络信号一，该包络信号一作为共源放大器一的衬底偏置电压。包络检测器二检测中间信号的包络产生包络信号二，该包络信号二作为共栅放大器一的衬底偏置电压。

以上各个实施例中的放大器单元或者为单端输入、单端输出的单端结构，或者为差分输入、差分输出的差分结构。

本申请是采用功率晶体管的输入信号的包络信号来调节功率晶体管的衬底偏置电压，可以有效地改善功率放大器的线性度，比采用包络信号来调节功率晶体管的栅极电压和/或电源电压的现有技术对线性度的改善更有效。本申请还对提高功率放大器的效率具有一定作用。

附图说明

图1是一种现有的使用自适应偏置电路的共源共栅功率放大器的示意图。

图2是一种现有的使用反馈偏置线性化技术的共源共栅功率放大器的示意图。

图3是本申请提供的高线性度的CMOS功率放大器的实施例一(共源放大器)的示意图。

图4是本申请的实施例一改为差分结构的示意图。

图5是本申请提供的高线性度的CMOS功率放大器的实施例二(共栅放大器)的示意图。

图6是本申请的实施例二改为差分结构的示意图。

图7是本申请提供的高线性度的CMOS功率放大器的实施例三(共源共栅放大器)的示意图。

图8是本申请的实施例三改为差分结构的示意图。

图9是本申请提供的CMOS功率放大器与传统的CMOS功率放大器在线性度指标上的仿真示意图。

图中附图标记说明：M1、M3、CS1、CS2为共源放大器；M2、M4、CG1、CG2为共栅放大器；Env_detection、EvDt1、EvDt2为包络检测器；CS_Bias为共源偏置电路；CG_Bias为共栅偏置电路；R为电阻；C为电容；L为电感；Z为阻抗；T为变压器；RFin为射频输入信号；RFout为射频输出信号；in为输入信号；mid为中间信号；out为输出信号；VDD为电源电压；Vcs为共源放大器的漏极偏置电压；Vg1为共源放大器的栅极偏置电压；Vcg、Vg2为共栅放大器的栅极偏置电压；Ev1为包络信号一(共源放大器的衬底偏置电压)；Ev2为包络信号二(共栅放大器的衬底偏置电压)。

具体实施方式

本申请提供的高线性度的CMOS功率放大器用来对输入信号in进行功率放大，得到输出信号out。所述功率放大器的输入信号in可以是射频信号或基带信号等。

请参阅图3，这是本申请提供的高线性度的CMOS功率放大器的实施例一。该实施例一包括共源放大器一CS1以及包络检测器一EvDt1。共源放大器一CS1接收输入信号in，对其进行功率放大后输出输出信号out。共源放大器一CS1的栅极一方面通过电容一C1连接功率放大器的输入端，另一方面通过电阻一R1接受栅极偏置电压一Vg1。共源放大器一CS1的漏极一方面通过电容二C2连接功率放大器的输出端，另一方面通过电感一L1接收电源电压VDD。共源放大器一CS1的源极接地。电容一C1和电容二C2起到隔直和阻抗匹配的作用。电阻一R1为大电阻，通过电阻一R1提供栅极偏置是用来防止交流信号的功率损失。电感一L1起到阻抗匹配的作用。包络检测器一EvDt1检测功率放大器的输入信号in的包络产生一个电压信号称为包络信号一Ev1，该包络信号一Ev1输出后作为共源放大器一CS1的衬底偏压。

该实施例一中，当功率放大器的输入信号in的幅度增大即功率增大时，包络信号一Ev1也随之增大，共源放大器一CS1的衬底电压也随之升高。对MOS晶体管而言，当衬底电压升高而源极电压基本保持不变时，源极到衬底的电压值降低，阈值电压也随之降低。MOS晶体管的阈值电压降低后，输入信号在单位周期之内工作在MOS晶体管的截止区的时间减小了，相应地工作在MOS晶体管的线性区的时间增加了，被放大信号的非线性就会降低，从而改善了功率放大器的线性度。

MOS晶体管的阈值电压V_TH可用公式表示为其中V_TH0表示衬底电压和源极电压相同时的阈值电压，γ表示体效应常数，Φ_F表示费米能级，V_SB表示源极到衬底的电压值。

该实施例一中，当功率放大器的输入信号in的幅度增大即功率增大时，包络信号一Ev1也随之增大，共源放大器一CS1的衬底电压也随之升高。对MOS晶体管而言，当衬底电压升高而源极电压基本保持不变时，源极到衬底的电压值降低，阈值电压也随之降低。MOS晶体管的阈值电压降低后，过驱动电压升高，使得MOS晶体管的增益变大，提高了功率放大器的效率。当功率放大器的输入信号in的幅度减小即功率减小时，包络信号一Ev1也随之减小，共源放大器一CS1的衬底电压也随之降低。对MOS晶体管而言，当衬底电压降低而源极电压基本保持不变时，源极到衬底的电压值升高，阈值电压也随之升高。MOS晶体管的阈值电压升高后，过驱动电压降低，使得MOS晶体管的导通电流减小，从而提高了功率放大器的效率。

图3所示的实施例一中，共源放大器一CS1是单端输入、单端输出的单端结构，也可改为差分输入、差分输出的差分结构，如图4所示。图4所示的CMOS功率放大器包括输入匹配网络、差分共源放大器、输出匹配网络以及包络检测器一EvDt1。

所述输入匹配网络例如为变压器一Tin，用来实现功率放大器的输入端与差分共源放大器的输入端之间的阻抗匹配，同时将单端信号转换为差分信号。变压器一Tin的初级线圈的一端接收功率放大器的输入信号in，另一端接地。变压器一Tin的次级线圈具有中心抽头，该次级线圈的两端分别向差分共源放大器的两路输入端输出一对差分输入信号in1和in2，该次级线圈的中心抽头接共源放大器的栅极偏置电压Vg1。

所述差分共源放大器包括两路，分别将一对差分输入信号in1和in2进行功率放大后输出一对差分输出信号out1和out2。差分共源放大器的第一路为共源放大器一CS1，第二路为共源放大器二CS2。

所述输出匹配网络例如为变压器二Tout，用来实现差分共源放大器的输出端与功率放大器的输出端之间的阻抗匹配，同时将差分信号转换为单端信号。变压器二Tout的初级线圈具有中心抽头，该初级线圈的两端分别接收差分共源放大器的两路输出端输出的一对差分输出信号out1和out2，该初级线圈的中心抽头接共源放大器CS1和CS2的漏极电压即电源电压VDD。变压器二Tout的次级线圈的一端输出功率放大器的输出信号out，另一端接地。

所述包络检测器一EvDt1可以采用变压器一Tin输出的一对差分输入信号in1和in2的任意一个作为输入，图4中示例性地采用in1作为包络检测器一EvDt1的输入。包络检测器一EvDt1检测射频输入信号的包络产生一个电压信号称为包络信号一Ev1，该包络信号一Ev1输出后作为差分共源放大器的两路共源放大器CS1和CS2的衬底偏压。

请参阅图5，这是本申请提供的高线性度的CMOS功率放大器的实施例二。该实施例二包括共栅放大器一CG1以及包络检测器一EvDt1。共栅放大器一CG1接收输入信号in，对其进行功率放大后输出输出信号out。共栅放大器一CG1的源极通过电容一C1连接功率放大器的输入端。共栅放大器一CG1的漏极一方面通过电容二C2连接功率放大器的输出端，另一方面通过电感一L1接收电源电压VDD。共栅放大器一CG1的栅极通过电阻一R1接受栅极偏置电压二Vg2。电容一C1和电容二C2起到隔直和阻抗匹配的作用。电阻一R1为大电阻，通过电阻一R1提供栅极偏置是用来防止交流信号的功率损失。电感一L1起到阻抗匹配的作用。包络检测器一EvDt1检测功率放大器的输入信号in的包络产生一个电压信号称为包络信号一Ev1，该包络信号一Ev1输出后作为共栅放大器一CG1的衬底偏压。

该实施例二中，当功率放大器的输入信号in的幅度增大即功率增大时，包络信号一Ev1也随之增大，共栅放大器一CG1的衬底电压也随之升高，阈值电压也随之降低。此时输入信号在单位周期之内工作在MOS晶体管的截止区的时间减小了，相应地工作在MOS晶体管的线性区的时间增加了，被放大信号的非线性就会降低，从而改善了功率放大器的线性度。

该实施例二中，当功率放大器的输入信号in的幅度增大即功率增大时，包络信号一Ev1也随之增大，共源放大器一CS1的衬底电压也随之升高，阈值电压也随之降低。此时过驱动电压升高，使得MOS晶体管的增益变大，提高了功率放大器的效率。当功率放大器的输入信号in的幅度减小即功率减小时，包络信号一Ev1也随之减小，共源放大器一CS1的衬底电压也随之降低，阈值电压也随之升高。此时过驱动电压降低，使得MOS晶体管的导通电流减小，从而提高了功率放大器的效率。

图5所示的实施例二中，共栅放大器一CG1是单端输入、单端输出的单端结构，也可改为差分输入、差分输出的差分结构，如图6所示。图6所示的CMOS功率放大器包括输入匹配网络、差分共栅放大器、输出匹配网络以及包络检测器一EvDt1。

所述输入匹配网络例如为变压器一Tin，用来实现功率放大器的输入端与差分共源放大器的输入端之间的阻抗匹配，同时将单端信号转换为差分信号。所述输出匹配网络例如为变压器二Tout，用来实现差分共源放大器的输出端与功率放大器的输出端之间的阻抗匹配，同时将差分信号转换为单端信号。输入匹配网络、输出匹配网络的电路结构以及连接关系均与图4相同，在此不再赘述。

所述差分共栅放大器包括两路，分别将一对差分输入信号in1和in2进行功率放大后输出一对差分输出信号out1和out2。差分共栅放大器的第一路为共栅放大器一CG1，第二路为共栅放大器二CG2。这两路共栅放大器CG1和CG2的栅极接共栅晶体管的栅极偏置电压Vg2。

所述包络检测器一EvDt1可以采用变压器一Tin输出的一对差分输入信号in1和in2的任意一个作为输入，图6中示例性地采用in1作为包络检测器一EvDt1的输入。包络检测器一EvDt1检测射频输入信号的包络产生一个电压信号称为包络信号一Ev1，该包络信号一Ev1输出后作为差分共栅放大器的两路共栅放大器CG1和CG2的衬底偏压。

请参阅图7，这是本申请提供的高线性度的CMOS功率放大器的实施例三。该实施例三包括共源共栅放大器以及两个包络检测器EvDt1、EvDt2。

所述共源共栅放大器由共源放大器一CS1和共栅放大器一CG1级联组成。共源放大器一CS1接收输入信号in，对其进行功率放大后输出中间信号mid。共栅放大器一CG1接收中间信号mid，对其进行功率放大后输出输出信号out。共源放大器一CS1的栅极一方面通过电容一C1连接功率放大器的输入端，另一方面通过电阻一R1接受栅极偏置电压一Vg1。共源放大器一CS1的漏极连接共栅放大器一CG1的源极。共源放大器一CS1的源极接地。共栅放大器一CG1的漏极一方面通过电容二C2连接功率放大器的输出端，另一方面通过电感一L1接收电源电压VDD。共栅放大器一CG1的栅极通过电阻二R1接受栅极偏置电压二Vg2。电容一C1和电容二C2起到隔直和阻抗匹配的作用。电阻一R1和电阻二R2均为大电阻，通过电阻一R1或电阻二R2提供栅极偏置是用来防止交流信号的功率损失。电感一L1起到阻抗匹配的作用。

所述包络检测器一EvDt1检测功率放大器的输入信号in的包络产生一个电压信号称为包络信号一Ev1，该包络信号一Ev1输出后作为共源放大器一CS1的衬底偏压。

所述包络检测器二EvDt2检测中间信号mid的包络产生一个电压信号称为包络信号二Ev2，该包络信号二Ev2输出后作为共栅放大器一CG1的衬底偏压。

该实施例三中，采用了两个包络检测器EvDt1、EvDt2分别检测两个功率晶体管CS1、CG1的输入信号的包络并以此来动态调节两个功率晶体管CS1、CG1的衬底电压。具体而言，包络检测器一EvDt1检测输入信号in的包络并以此作为共源放大器一CS1的衬底偏置电压。包络检测器二EvDt2检测中间信号mid的包络并以此作为共栅晶体管一CG1的衬底偏置电压。由于共源放大器一CS1的输出信号mid与输入信号in之间有180°的相位差，因此需要采用两个包络检测器EvDt1和EvDt2分别检测输入信号in与中间信号mid的包络得到包络信号一Ev1与包络信号二Ev2，包络信号二Ev2与包络信号一Ev1也有180°的相位差。这才使得共栅放大器一CG1衬底电压Ev2与其输入信号mid保持相位同步。

该实施例三中，当功率放大器的输入信号in的幅度增大即功率增大时，包络信号一Ev1与包络信号二Ev2也随之增大，共源放大器一CS1与共栅放大器一CG1的衬底电压均随之升高，阈值电压均随之降低。此时输入信号在单位周期之内工作在两个功率晶体管的截止区的时间减小了，相应地工作在两个功率晶体管的线性区的时间增加了，被放大信号的非线性就会降低，从而改善了功率放大器的线性度。

该实施例三中，当功率放大器的输入信号in的幅度增大即功率增大时，包络信号一Ev1与包络信号二Ev2也随之增大，共源放大器一CS1与共栅放大器一CG1的衬底电压均随之升高，阈值电压均随之降低。此时过驱动电压升高，使得两个功率晶体管的增益变大，提高了功率放大器的效率。当功率放大器的输入信号in的幅度减小即功率减小时，包络信号一Ev1与包络信号二Ev2也随之减小，共源放大器一CS1与共栅放大器一CG1的衬底电压均随之降低，阈值电压均随之升高。此时过驱动电压降低，使得两个功率晶体管的导通电流减小，从而提高了功率放大器的效率。

图7所示的实施例三中，共源共栅放大器是单端输入、单端输出的单端结构，也可改为差分输入、差分输出的差分结构，如图8所示。图8所示的CMOS功率放大器包括输入匹配网络、差分共源共栅放大器、输出匹配网络以及两个包络检测器EvDt1、EvDt2。

所述输入匹配网络例如为变压器一Tin，用来实现功率放大器的输入端与差分共源共栅放大器的输入端之间的阻抗匹配，同时将单端信号转换为差分信号。所述输出匹配网络例如为变压器二Tout，用来实现差分共源放大器的输出端与功率放大器的输出端之间的阻抗匹配，同时将差分信号转换为单端信号。输入匹配网络、输出匹配网络的电路结构以及连接关系均与图4相同，在此不再赘述。

所述差分共源共栅放大器包括两路，分别将一对差分输入信号in1和in2进行功率放大后输出一对差分输出信号out1和out2。差分共源共栅放大器的第一路包括级联的共源放大器一CS1和共栅放大器一CG1，第二路包括级联的共源放大器二CS2和共栅放大器二CG2。差分共源共栅放大器的两路共源放大器CS1和CS2接收一对差分输入信号in1和in2，输出一对差分中间信号mid1和mid2。差分共源共栅放大器的两路共栅放大器CG1和CG2接收一对差分中间信号mid1和mid2，输出一对差分输出信号out1和out2。这两路共栅放大器CG1和CG2的栅极接共栅晶体管的栅极偏置电压Vg2。级联的电阻一R1和电容一C1构成了第一路反馈，第一路反馈与共源共栅放大器的第一路并联。级联的电阻二R2和电容二C2构成了第二路反馈，第二路反馈与共源共栅放大器的第二路并联。两路反馈用来提高功率放大器的稳定性。

所述包络检测器一EvDt1可以采用变压器一Tin输出的一对差分输入信号in1和in2的任意一个作为输入，图8中示例性地采用in1作为包络检测器一EvDt1的输入。包络检测器一EvDt1检测射频输入信号的包络产生一个电压信号称为包络信号一Ev1，该包络信号一Ev1输出后作为差分共源共栅放大器的两路共源放大器CS1和CS2的衬底偏压。

所述包络检测器二EvDt2可以采用差分共源共栅放大器的两路共源放大器CS1和CS2输出的一对差分中间信号mid1和mid2的任意一个作为输入，图8中示例性地采用mid1作为包络检测器二EvDt2的输入。包络检测器二EvDt2检测射频中间信号的包络产生一个电压信号称为包络信号二Ev2，该包络信号二Ev2输出后作为差分共源共栅放大器的两路共栅放大器CG1和CG2的衬底偏压。

图8所示的CMOS功率放大器中特别设计了从差分共源共栅放大器的输出端到输入端的反馈通道，用来提高功率放大器的稳定性。基于相同原理，图3至图7中的CMOS功率放大器均可增加从放大器单元的输出端到输入端的反馈通道。所增加的反馈通道构成了负反馈的功率放大器系统，可以有效地降低电压增益，增加系统的环路带宽。导致功率放大器不稳定的因素主要是输出端到输入端的耦合电容，这个耦合电容由于密勒效应(Miller effect)得到和放大器同样倍数的放大，因此降低增益可以提高功率放大器的稳定性。通过负反馈来降低增益，还可以提高功率放大器的线性度。

综合上述各个实施例可以发现，本申请通过增加包络检测器对功率晶体管的输入信号进行检测并得到包络信号，再利用包络信号来动态调节该功率晶体管的衬底电压，这可称为动态衬底电压偏置技术(dynamic body bias，缩写为DBB)。现有的功率放大器在输入功率过大时容易导致非线性问题，本申请对此进行了改进。为了改善功率放大器的线性度，现有技术大多会牺牲部分输出功率，而这又带来了功率放大器的效率问题，本申请对此也进行了改进。由于需要对MOS晶体管的衬底电压进行动态调节，本申请特别适用于具有深n阱(DNW)工艺的标准CMOS工艺，深n阱工艺制造的MOS晶体管具有独立的衬底层和衬底电压偏置端子因而可以方便地改变衬底偏置电压。

请参阅图9，这是对传统功率放大器以及本申请功率放大器进行仿真的结果示意图。其中的横坐标为输出功率Pout，纵坐标为三阶交调失真IMD3，这是一个用来表征线性度的指标。曲线一表示未采用动态衬底电压偏置技术的传统功率放大器，曲线二表示采用了动态衬底电压偏置技术的本申请功率放大器。与曲线一相比，曲线二有一个陡降的V型区域。该V型区域表示在该输出功率范围时，功率放大器产生的非线性信号很小，即谐波信号较弱，互相混频产生三阶交调失真就会减小。产生V型区域的原因是功率晶体管在输入功率较大时，在某一特定输入功率和偏置时的线性度较好，本申请再通过功率晶体管的输入信号调节其衬底电压，使得CMOS功率晶体管由于大信号输入引起的失真变小，从而减小了三阶交调失真。输出信号中谐波分量最小的时候就可以形成曲线二中陡降的V型区域。在曲线一中，如果给功率晶体管一个比较低的偏置，也能看到这种V底，但是这样做会使得功率晶体管的增益比较低。而采用了本申请提供的动态衬底电压偏置技术，在产生V底时不会降低增益。

与现有的CMOS功率放大器相比，本申请主要具有以下技术效果。

第一，为了改善功率放大器的线性度，现有技术大多采用包络信号来调节功率晶体管的栅极电压和/或电源电压，本申请则是采用包络信号来调节功率晶体管的衬底电压。与调节功率晶体管的栅极电压和/或电源电压相比，本申请引入的非线性更小，对线性度的改善更有效。

第二，本申请通过对功率晶体管的衬底电压进行调节，可以有效地改善由于输入功率过大导致的非线性问题，并在一定程度上提高功率放大器的效率。

第三，本申请提供的动态衬底电压偏置技术可以适用于共源放大器、共栅放大器、共源共栅放大器等，并且同时适用于单端结构或差分结构的放大器单元。采用差分结构可以抑制信号、电源等通道上的共模信号和噪声，进一步提高功率放大器的性能指标。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。