一种高速缓冲器的保护电路的制作方法

本实用新型涉及一种高速缓冲器的保护电路。

背景技术：

由于高速模数转换器（简称高速ADC）在进行采样/保持切换时，对应的输入阻抗差距较大，这种差距将会导致在切换时，高速ADC对外部无源阻抗匹配网络进行瞬时冲击，冲击强度与输入信号直接相关，最终造成高速ADC以及与其连接到同一阻抗匹配网络上的其他转换器或者信号处理器件的性能产生较大下降。

为了解决上述问题，引入了高速缓冲器，用于隔离ADC内核与外部无源阻抗匹配网络。对于高性能的高速缓冲器，设计要求其在指定的输入信号摆幅范围内既必须有良好的隔离度，同时又必须在驱动ADC内核时拥有极高的带宽以帮助其在指定采样时间内将冲击所带来的误差降至最低。随着集成电路工艺的进步，更小工艺线宽的MOSFET可以被用来同时满足这两个方面的要求，但是更小工艺线宽的MOSFET也有不可回避的问题，那就是更低的耐压，当使用这种MOSFET时，必须使其工作在可承受的耐压范围内。然而在多电源设计时，由于不同电源的上电速度不可能做到完全一致，甚至在同一电源域下，正常工作点的建立也可能会有比较长的过程，如果没有保护电路，MOSFET将在上电过程中承受超出承受范围的电压差而导致损坏。

技术实现要素：

本实用新型的目上电过程中由于工作点建立以及多电源上电时间不一致所导致的MOSFET超出耐压范围的不足，提供一种高速缓冲器的保护电路。

本实用新型的目的是通过以下技术方案来实现的：一种高速缓冲器的保护电路，它包括工作点建立检测电路、工作点保护电路、多电源上电检测电路、钳位电路、第一主电流通路开关、第二主电流通路开关，工作点建立检测电路的输入端与输入工作点连接，工作点建立检测电路的输出端分别与工作点保护电路的输入端以及第一主电流通路开关的第一端连接，工作点保护电路的输出端、第一主电流通路开关的第二端与第一MOS管的漏极连接，第一主电流通路开关的第一端还与第一电源电压连接，第一MOS管的栅极与输入工作点连接，第一MOS管的源极与钳位电路的输出端、第二主电流通路开关的第一端连接，第二主电流通路开关的第二端接地；所述的多电源上电检测电路的输入端与第一电源电压和第二电源电压连接，多电源上电检测电路的输出端与第二主电流通路开关的第一端、钳位电路的输入端连接。

所述的保护电路还包括第一偏置电路、第二偏置电路、第三偏置电路、负载电路和第一电流源；第一主电流通路开关的第一端通过第一偏置电路与第一电源电压连接，第一MOS管的源极通过第二偏置电路与第二主电流通路开关的第一端连接，第二主电流通路开关的第二端与第一电流源连接，第一电流源的另一端接地，第一MOS管的源极还与负载电路连接，负载电路的输入端与第二电源电压连接，第三偏置电路的输入端与输入工作点连接。

所述的工作点建立检测电路包括比较器，比较器的第一输入端输入预设电压，第二输入端连接输入工作点，比较器的输出端与第三开关的第一端连接，同时比较器的输出端还通过一个反相器后与第一主电流通路开关的第一端连接。

所述的工作点保护电路包括第二电流源、源随PMOSFET管以及第三开关，源随PMOSFET管的栅极与比较器的第二输入端连接，源随PMOSFET管的源极与第三开关的第一端和第二电流源连接，第二电流源的另一端与第一电源电压连接，源随PMOSFET管的漏极接地，第三开关的第二端与第二主电流通路开关的第二端连接。

所述的多电源上电检测电路包括第一电阻、第二电阻、第三MOS管、第四MOS管和或非门，第三MOS管的栅极与第二电源电压连接，源极接地，漏极与第一电阻、或非门的第一输入端连接，第一电阻的另一端与第一电源电压连接；第四MOS管的栅极与第一电源电压连接，源极接地，漏极与第二电阻、或非门的第二输入端连接，第二电阻的另一端与第二电源电压连接。

本实用新型的有益效果是：本实用新型提供了一种高速缓冲器保护电路，其包括应对电路工作中以下两种不同情况的保护方案，使电路中最小线宽的MOSFET在这两种状态下不会由于超出耐压范围而损坏。

1. 当高速缓冲器的工作点没有建立完成时，保护MOSFET避免其超出耐压范围；

2. 当采用多电源设计时，当多电源没有全部上电完成时，保护MOSFET避免其超出耐压范围。

附图说明

图1为高速缓冲器的保护电路结构图；

图2为工作点建立检测电路和工作点建立保护电路结构图；

图3多电源上电检测电路结构图。

具体实施方式

下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。

如图1所示，一种高速缓冲器的保护电路，它包括工作点建立检测电路、工作点保护电路、多电源上电检测电路、钳位电路、第一主电流通路开关SW1、第二主电流通路开关SW2，工作点建立检测电路的输入端与输入工作点连接，工作点建立检测电路的输出端分别与工作点保护电路的输入端以及第一主电流通路开关SW1的第一端连接，工作点保护电路的输出端、第一主电流通路开关SW1的第二端与第一MOS管M1的漏极连接，第一主电流通路开关SW1的第一端还与第一电源电压VDD1连接，第一MOS管M1的栅极与输入工作点连接，第一MOS管M1的源极与钳位电路的输出端、第二主电流通路开关SW2的第一端连接，第二主电流通路开关SW2的第二端接地；所述的多电源上电检测电路的输入端与第一电源电压VDD1和第二电源电压VDD2连接，多电源上电检测电路的输出端与第二主电流通路开关SW2的第一端、钳位电路的输入端连接。

所述的保护电路还包括第一偏置电路、第二偏置电路、第三偏置电路、负载电路和第一电流源idc1；第一主电流通路开关SW1的第一端通过第一偏置电路与第一电源电压VDD1连接，第一MOS管M1的源极通过第二偏置电路与第二主电流通路开关SW2的第一端连接，第二主电流通路开关SW2的第二端与第一电流源idc1连接，第一电流源idc1的另一端接地，第一MOS管M1的源极还与负载电路连接，负载电路的输入端与第二电源电压VDD2连接，第三偏置电路的输入端与输入工作点连接。

如图2所示，所述的工作点建立检测电路包括比较器CMP，比较器CMP的第一输入端输入预设电压V1，第二输入端连接输入工作点，比较器CMP的输出端与第三开关SW3的第一端连接，同时比较器CMP的输出端还通过一个反相器后与第一主电流通路开关SW1的第一端连接。

所述的工作点保护电路包括第二电流源idc2、源随PMOSFET管M2以及第三开关SW3，源随PMOSFET管M2的栅极与比较器CMP的第二输入端连接，源随PMOSFET管M2的源极与第三开关SW3的第一端和第二电流源idc2连接，第二电流源idc2的另一端与第一电源电压VDD1连接，源随PMOSFET管M2的漏极接地，第三开关SW3的第二端与第二主电流通路开关SW2的第二端连接。

如图3所示，所述的多电源上电检测电路包括第一电阻R0、第二电阻R1、第三MOS管M3、第四MOS管M4和或非门NOR1，第三MOS管M3的栅极与第二电源电压VDD2连接，源极接地，漏极与第一电阻R0、或非门NOR1的第一输入端连接，第一电阻R0的另一端与第一电源电压VDD1连接；第四MOS管M4的栅极与第一电源电压VDD1连接，源极接地，漏极与第二电阻R1、或非门NOR1的第二输入端连接，第二电阻R1的另一端与第二电源电压idc2连接。

工作点建立检测电路将输入工作点输入比较器与预设的电压进行比较，当输入工作点电压值低于预设电压值时，工作点检测电路认为输入工作点电压未建立完成，工作点建立检测电路发出控制信号控制工作点保护电路开启，并且使第三开关闭合，第一主电流通路开关断开，反之则建立完成，在建立完成状态下，工作点保护电路关闭，第三开关断开，第一主电流通路开关闭合；工作点保护电路开启时，使VD1=VG1+VTH2，其中VD1为第一MOS管的漏极电压，VG1为第一MOS管栅极电压，VTH2为源随PMOSFET管的阈值电压；在工作点保护电路开启后，如果输入工作点高于预设电压，工作点检测电路认为工作点电压建立完成，同时控制保护电路关闭，回到建立完成状态。

多电源上电检测电路检测多个电源是否都全部上电完成，如果多个电源没有全部上电完成，多电源上电检测电路认为电源未全部上电完成，电源上电检测电路将发出控制信号使缓冲器中用于为主电流通路提供电流的第一电流源断开，也就是将第二主电流通路开关断开，同时钳位电路开启，将缓冲器输出钳位在指定电平上；反之则全部上电完成，在全部上电完成的状态下，钳位电路关断，第二主电流通路开关闭合；在多电源上电保护电路开启后，如果所有电源全部上电完成，电路将会回到全部上电完成状态。

所述的多电源上电检测电路进行检测时，仅当第一电源电压和第二电源电压均上电完成时，或非门第一输入端和第二输入端同时为低电平，或非门输出为高。