本发明系有关于一阻抗匹配电路与应用该阻抗匹配电路的一集成电路。
背景技术：
近年来，由于计算机以及通信产业的快速发展，现在电子产品内的集成电路设计都为高频、高速设计，操作频率动辄高达数十MHz至数GHz以上，因此若该集成电路与其所连接之外部电路(如一传输线)的阻抗不匹配时，将造成严重的功率损耗。在通讯传输信道上，当高速传输数据时，为了使传送和接收两端能有较低的误码率，需要适当的阻抗匹配，当信号碰到阻抗不匹配情形通常是因为有不合适的终端电阻，造成在传输在线有反射或回声现象，反射会使数据失真与降低系统的位传输率。传统上，集成电路内的传输线驱动器为一电压驱动器，其提供所需要的输出电流去驱动负载(即传输线)阻抗，一般为了与传输线阻抗匹配，其阻抗值约为50欧姆至150欧姆之间，该阻抗值会依据缆线长度、温度与其它外在因素影响而有所变化，因此，较难动态地达成阻抗匹配。
技术实现要素：
本发明的目的之一在于提出一阻抗匹配电路以及应用该阻抗匹配电路的一集成电路以解决上述问题。
根据本发明的一实施例，揭露一种阻抗匹配电路，包含一可变阻抗电路、一参考电压产生电路以及一控制电路，其中该可变阻抗电路耦接至一阻抗，并包含一可变阻抗；该参考电压产生电路耦接至该可变阻抗电路，并用以接收该可变阻抗电路的一输入电压以产生一参考电压；而该控制电路耦接至该可变阻抗电路，并用以根据该参考电压以及该可变阻抗电路的一输出电压来产生一控制信号以控制该可变阻抗，使该可变阻抗与该阻抗匹配。
根据本发明的一实施例，揭露一种集成电路，包含一阻抗匹配电路，其中该阻抗匹配电路包含:一可变阻抗电路、一参考电压产生电路以及一控制电路，其中该可变阻抗电路耦接至一阻抗，并包含一可变阻抗；该参考电压产生电路耦接至该可变阻抗电路，并用以接收该可变阻抗电路的一输入电压以产生一参考电压；而该控制电路耦接至该可变阻抗电路，并用以根据该参考电压以及该可变阻抗电路的一输出电压来产生一控制信号以控制该可变阻抗，使该可变阻抗与该阻抗匹配；其中该阻抗设置于该集成电路之外，且该阻抗包含一传输线阻抗。
附图说明
图1系根据本发明一实施例之阻抗匹配电路的示意图。
图2系根据图1所示之阻抗匹配电路中参考电压产生电路与控制电路的示意图。
图3系根据图1所示之阻抗匹配电路中可变阻抗电路的示意图。
图4系根据本发明一实施例之触发信号与可变阻抗电路之阻抗值的变化示意图。
[图的符号简单说明]
100 阻抗匹配电路
110 传送电路
120 可变阻抗电路
130 参考电压产生电路
140 控制电路
10 阻抗
IN 输入端点
OUT 输出端点
VIN 输入电压
VOUT 输出电压
VREF 参考电压
CTRL 控制信号
具体实施方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”系为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此系包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者透过其它装置或连接手段间接地电气连接至该第二装置。
图1系根据本发明一实施例之阻抗匹配电路100的示意图，如图1所示，阻抗匹配电路100包含一传送电路110、一可变阻抗电路120、一参考电压产生电路130、一控制电路140，并且阻抗匹配电路100透过一输出接点OUT耦接至一阻抗10，在一实施例中，阻抗匹配电路100可以设置于一集成电路(Integrated Circuit,IC)中，而输出接点OUT可以是一输出垫(pad)，另外，阻抗10系设置于该集成电路外并且从输出接点OUT所视之等效阻抗，阻抗10可包含一变压器、一传输线以及另一集成电路的阻抗，然而，此仅为一范例说明，并非本发明的一限制，在其它实施例中，阻抗匹配电路100与阻抗10可以为设置于同一集成电路中的电路区块。在一实施例中，传送电路110可为先前技术中所提及的传输线驱动器，用以提供电流驱动阻抗10，然而在其它实施例中，传送电路110可以为其它提供电流、电压的电路组件，此并非本发明的一限制。需注意的是，于图1中虽然仅描绘一组可变阻抗电路、参考电压产生电路以及控制电路，然而，本领域具通常知识者应能轻易理解同样可以有另一组阻抗匹配电路设置于传送电路110的另一输出端。在此实施例中，传送电路110透过一输入端点IN提供一输入电压VIN至可变阻抗电路120及参考电压产生电路130使参考电压产生电路130根据输入电压VIN产生一参考电压VREF，而控制电路140接收输出端点OUT上的一输出电压VOUT以及参考电压VREF以产生一控制信号CTRL至可变阻抗电路120以改变可变阻抗电路120的一阻抗值，使得该阻抗值与阻抗10匹配。
图2系根据图1所示之阻抗匹配电路100中参考电压产生电路130与控制电路140的示意图，如图2所示，参考电压产生电路130可包含具有两电阻R的一电阻分压电路以根据输入电压VIN来执行一电阻分压操作产生参考电压VREF，控制电路140包含一比较器141以及一校正电路142，其中校正电路142可以为一数字电路，其接收一频率信号CLK以持续产生控制信号CTRL至可变阻抗电路120，使可变阻抗电路120的阻抗值由大至小或由小至大改变，其中控制信号CTRL可以为一数字信号，该数字信号的值随着频率信号CLK中的每一频率递增或递减，使可变阻抗电路120的阻抗值据此增加或减少，然而，此仅为一范例说明，并非本发明的一实施例，本发明并不限制校正电路142以及控制信号CTRL的实施方式，换句话说，只要能使可变阻抗电路120的阻抗值随控制信号CTRL上升或下降，皆应隶属于本发明的范畴；比较器141系用以比较输出电压VOUT以及参考电压VREF以产生一触发信号TRIG至校正电路142。详细来说，由于参考电压VREF系由电阻分压操作所产生，其应为输入电压VIN的一半(即VREF＝VIN/2)，而当可变阻抗电路120的阻抗值根据控制信号CTRL递增或递减时，输出电压VOUT亦会随之改变，而当输出电压VOUT与参考电压VREF相同时，代表此时可变阻抗电路120的阻抗值与阻抗10为阻抗匹配，且触发信号TRIG会因此转态(由逻辑值1转变为逻辑值0或由逻辑值0转变为逻辑值1)，最后校正电路142根据触发信号TRIG的转态记录当时的阻抗值，并控制可变阻抗电路120的阻抗值为阻抗匹配发生时的阻抗值。
图3系根据图1所示之阻抗匹配电路100的可变阻抗电路120的示意图，如图3所示，可变阻抗电路120包含一电阻阵列，其中该电阻阵列包含多个电阻R0-Rn以及相对的开关SW1-SWn，当控制信号CTRL的值随频率信号CLK的频率由小至大递增时，开关SW1-SWn也依序关闭，使得电阻R0并联更多电阻，换句话说，当控制信号CTRL的值由小至大递增时，可变阻抗电路120的阻抗值会由大而小变化，需注意的是，此仅为一范例说明，并非本发明的一限制，在其它实施例中，当控制信号CTRL的值由小至大递增时，可变阻抗电路120的阻抗值亦可由小至大变化；另外，本发明并不限定电阻阵列的实施方式，本领域具通常知识者应能轻易理解电阻阵列的其它实施方式，只要能使可变阻抗电路120的阻抗值随控制信号CTRL上升或下降，皆应隶属于本发明的范畴。
图4系根据本发明一实施例之触发信号TRIG与可变阻抗电路之阻抗值的变化示意图，参考图4，当控制信号CTRL的值随着频率信号CLK的频率而上升时，可变阻抗电路120的阻抗值因为电阻R0依序并联其它电阻而由大至小变化，造成输出电压VOUT由小至大递增，当可变阻抗电路120的阻抗值为Rx时与阻抗10阻抗匹配，触发信号CTRL会由逻辑值0转变为逻辑值1，此时控制电路140记录阻抗值Rx；同样地，控制信号CTRL的值随着频率信号CLK的频率而下降时，可变阻抗电路120的阻抗值因为开关依序打开而由小至大变化，造成输出电压VOUT由大至小递增，当可变阻抗电路120的阻抗值为Ry时与阻抗10阻抗匹配，触发信号CTRL会由逻辑值1转变为逻辑值0，此时控制电路140记录阻抗值Ry，若阻抗值Rx不等于阻抗值Ry，控制电路140会判断选择哪一阻抗值与阻抗10的阻抗较匹配，以选择阻抗值Rx、Ry的其中之一来作为可变阻抗电路120的设定值。需注意的是，虽然于本实施例中，控制信号CTRL由小至大再由大至小变化，但此仅为范例说明，于其它实施例中，控制信号CTRL亦可仅做一次变化，亦即，仅由小至大或由大至小的变化并仅记录一次阻抗值。
简单归纳本发明，本发明提出一阻抗匹配电路，透过撷取阻抗电路前后之电压来产生控制信号，并透过反馈传送至可变阻抗电路以改变其阻抗值，根据本发明所提出之架构，可动态地与集成电路外的传输线达到阻抗匹配，以避免阻抗不匹配时不必要的功率消耗。
以上所述仅为本发明之较佳实施例，凡依本发明权利要求所做之均等变化与修饰，皆应属本发明之涵盖范围。
【符号说明】
100 阻抗匹配电路
110 传送电路
120 可变阻抗电路
130 参考电压产生电路
140 控制电路
10 阻抗
IN 输入端点
OUT 输出端点
VIN 输入电压
VOUT 输出电压
VREF 参考电压
CTRL 控制信号
R、R0-Rn 电阻
TRIG 触发信号
CLK 频率信号
141 比较器
142 校正电路
SW1-SWn 开关