一种下变频混频器的制作方法

本发明涉及无线通信领域，尤其涉及一种下变频混频器。

背景技术：

在射频接收机的设计中，混频器位于低噪声放大器之后，对低噪声放大器放大后的信号进行下变频处理，产生频率较低的中频信号以供后续的基带处理。混频器的设计应综合考虑噪声系数、转换增益、线性度、端口隔离度以及功耗等指标。在射频接收机中，混频器的性能影响着整个系统的性能。混频器的噪声系数决定着接收机系统对低噪声放大器的增益和噪声的要求，对接收机系统灵敏度影响显著，高转换增益的混频器可以改善系统的噪声，混频器线性度的好坏直接决定接收机的动态范围。

混频器分为无源混频器和有源混频器。无源混频器由于没有静态电流流过开关混频级，闪烁噪声较小，且线性度较高，但缺点是无法提供转换增益。一般需要在无源混频器后接跨阻放大器，这会增加设计的复杂度、功耗、面积和成本。有源混频器是利用有源器件实现混频功能，双平衡吉尔伯特混频器是目前应用最广泛的一种有源混频器结构，它利用乘法功能实现混频，双平衡可以有效抑制干扰信号，它可以提供一定的转换增益且端口隔离度较高，但线性度比较差，且噪声相对较高。吉尔伯特混频器的闪烁噪声主要源于开关管的非理想工作和开关管源极寄生电容的充放电作用。

文献[1]采用噪声消除技术并引入电感与开关对共源节点电容谐振设计出一种低噪声和高增益的下变频混频器，但线性度较差。文献[2]采用正交反馈的跨导级结构提高混频器的线性度，但增益较低。文献[3]利用两个工作于线性区的对称mos管基于新型全差分乘法器结构，实现高线性度，但功耗较大。由此可见，在通常的混频器设计中，很难同时实现高增益、低噪声和高线性度，并且相应的补偿措施会带来其他方面的性能损失。

参考文献：

【1】王良坤,马成炎,叶甜春.低噪声和高增益cmos下变频混频器设计[j].微电子学,2008,38(5):674-678.

【2】张云珠,翁强,吴建辉,等.高线性度的cmos下变频混频器的设计[j].固体电子学研究与进展,2008,28(2):220-223.

【3】赵明剑,李斌,吴朝晖.新型高线性度双平衡cmos混频器芯片的设计[j].华南理工大学学报(自然科学版),2013,41(5):28-33.

技术实现要素：

本发明的目的在于提供一种下变频混频器，具有低噪声、高增益、高线性度，同时兼顾合理的功耗，能够用于射频接收机前端。为解决上述技术问题，本发明采用如下的技术方案：

一种下变频混频器，包括：输入跨导单元、开关单元、电流注入单元、交叉耦合有源负载单元和尾电流源单元，其中，

尾电流源基于电流镜结构为输入跨导单元提供直流偏置，

输入跨导单元将射频电压信号转换为射频电流信号，利用交叉耦合跨导增强技术提高电路等效跨导值提高增益，同时在跨导单元的两条支路之间增加lc谐振回路降低闪烁噪声；

开关单元对输入跨导单元输出的射频电流信号通过电流换向进行调制；

交叉耦合有源负载单元用pmos管交叉耦合对作为输出负载；

差分中频输出电压信号从开关单元和交叉耦合有源负载单元之间输出。

优选地，所述输入跨导单元包括：第七晶体管(m7)、第八晶体管(m8)、第九晶体管(m9)和第十晶体管(m10)；

其中，所述第九晶体管(m9)的栅极与第三电阻(r3)的第一端和射频输入端(rf+)连接；所述第十晶体管(m10)的栅极与第四电阻(r4)的第一端和射频输入端(rf-)连接；所述第九晶体管(m9)的源极与第十晶体管(m10)的源极和第十三晶体管(m13)的漏极连接。

所述开关单元包括：第三晶体管(m3)、第四晶体管(m4)、第五晶体管(m5)和第六晶体管(m6)；

其中，所述第三晶体管(m3)的栅极与第六晶体管(m3)的栅极、第三电容(c3)的第一端、第二电感(l2)的第二端和第一电阻(r1)的第一端连接；所述第四晶体管(m4)的栅极与第五晶体管(m5)的栅极、第四电容(c4)的第一端、第三电感(l3)的第二端和第二电阻(r2)的第一端连接；所述第四晶体管(m4)的栅极与第五晶体管(m5)的栅极、第四电容(c4)的第一端、第三电感(l3)的第二端和第二电阻(r2)的第一端连接；所述第三晶体管(m3)的源极与第四晶体管(m4)的源极、第十一晶体管(m11)的漏极、第七晶体管(m7)的漏极、第八晶体管(m8)的栅极、第九晶体管(m9)的漏极、第一电感(l1)的第一端和第一电容(c1)的第一端连接；所述第五晶体管(m5)的源极与第六晶体管(m6)的源极、第十二晶体管(m12)的漏极、第七晶体管(m7)的栅极、第八晶体管(m8)的漏极、第十晶体管(m10)的漏极、第一电感(l1)的第二端和第二电容(c2)的第一端连接。

所述电流注入单元包括：第十一晶体管(m11)和第十二晶体管(m12)。

所述交叉耦合有源负载单元包括：第一晶体管(m1)和第二晶体管(m2)；

其中，所述第一晶体管(m1)的栅极与第二晶体管(m2)的栅极、第四晶体管(m4)的漏极、第六晶体管(m6)的漏极和输出端(if-)连接；所述第二晶体管(m2)的栅极与第一晶体管(m1)的栅极、第三晶体管(m3)的漏极、第五晶体管(m5)的漏极和输出端(if+)连接。

所述尾电流源单元包括：第十三晶体管(m13)、第十四晶体管(m14)、第十五晶体管(m15)和第十六晶体管(m16)；

其中，第十三晶体管(m13)的栅极与第十四晶体管(m14)的栅极、第十四晶体管(m14)的漏极、第十五晶体管(m15)的栅极和第十五晶体管(m15)的漏极连接；第十五晶体管(m15)的源极与第十六晶体管(m16)的栅极和第十六晶体管(m16)的漏极连接。

所述第一晶体管(m1)的源极、第二晶体管(m2)的源极、第十一晶体管(m11)的源极、第十二晶体管(m12)的源极和第十六晶体管(m16)的源极均与第一电压源(v1)连接；所述第十一晶体管(m11)的栅极和第十二晶体管(m12)的栅极均与第二电压源(v2)连接；所述第一电阻(r1)的第二端和第二电阻(r2)的第二端均与第三电压源(v3)连接；所述第三电阻(r3)的第二端和第四电阻(r4)的第二端均与第四电压源(v4)连接；所述第一电容(c1)的第二端、第二电容(c2)的第二端、第三电容(c3)的第二端、第四电容(c4)的第二端、第七晶体管(m7)的源极、第八晶体管(m8)的源极、第十三晶体管(m13)的源极和第十四晶体管(m14)的源极均与接地端连接；所述第二电感(l2)的第一端连接本振信号(lo+)；第三电感(l3)的第一端连接本振信号(lo-)。

所述第一晶体管(m1)、第二晶体管(m2)、第十一晶体管(m11)、第十二晶体管(m12)、第十五晶体管(m15)和第十六晶体管(m16)均为pmos晶体管，其余均为nmos晶体管。

所述第一电压源(v1)提供直流偏置电压，且电压值为1.8v。

与现有技术相比，本发明实施例的技术方案的有益效果是：

(1)本发明采用交叉耦合有源负载，同时改善转换增益和线性度；

(2)本发明采用交叉耦合跨导增强结构，提高转换增益；

(3)本发明采用lc谐振回路，滤出杂波，降低噪声；

(4)本发明采用电流注入结构，在不增加开关单元偏置电流的情况下提高输入跨导管的跨导值，提高转换增益并降低闪烁噪声；

(5)本发明的实现采用主流cmos工艺，可以与普通采用cmos工艺的数字基带电路集成在同一块芯片上，容易实现片上系统集成；

(6)本发明可以采用深亚微米0.18umcmos工艺实现，1.8v低电源电压供电，其功耗消耗较低。

附图说明

图1是本发明下变频混频器的电路原理图；

图2为本发明下变频混频器的变频增益的仿真结果图；

图3是本发明下变频混频器的噪声系数的仿真结果图；

图4是本发明下变频混频器的线性度的仿真结果图。

具体实施方式

本发明实施例通过提供一种下变频混频器，解决了现有技术中存在的，混频器无法同时兼具优良的增益和优良的线性度性能的技术问题。为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明实施例提供一种下变频混频器结构，包括：输入跨导单元、开关单元、电流注入单元、交叉耦合有源负载单元和尾电流源单元，尾电流源单元为输入跨导单元提供直流偏置，射频输入信号由输入跨导单元放大，通过交叉耦合pmos管和lc谐振回路增强信号，输出至开关单元，与输入开关单元的本振信号混频，开关单元的输出连接交叉耦合有源负载单元，利用正反馈进一步增强输出中频信号，差分中频输出信号从开关单元和交叉耦合有源负载单元之间输出。

输入跨导单元包括：第七晶体管m7、第八晶体管m8、第九晶体管m9和第十晶体管m10；

其中，所述第九晶体管m9的栅极与第三电阻r3的第一端和射频输入端rf+连接；所述第十晶体管m10的栅极与第四电阻r4的第一端和射频输入端rf-连接；所述第九晶体管m9的源极与第十晶体管m10的源极和第十三晶体管m13的漏极连接。

开关单元包括：第三晶体管m3、第四晶体管m4、第五晶体管m5和第六晶体管m6；

其中，所述第三晶体管m3的栅极与第六晶体管m3的栅极、第三电容c3的第一端、第二电感l2的第二端和第一电阻r1的第一端连接；所述第四晶体管m4的栅极与第五晶体管m5的栅极、第四电容c4的第一端、第三电感l3的第二端和第二电阻r2的第一端连接；所述第四晶体管m4的栅极与第五晶体管m5的栅极、第四电容c4的第一端、第三电感l3的第二端和第二电阻r2的第一端连接；所述第三晶体管m3的源极与第四晶体管m4的源极、第十一晶体管m11的漏极、第七晶体管m7的漏极、第八晶体管m8的栅极、第九晶体管m9的漏极、第一电感l1的第一端和第一电容c1的第一端连接；所述第五晶体管m5的源极与第六晶体管m6的源极、第十二晶体管m12的漏极、第七晶体管m7的栅极、第八晶体管m8的漏极、第十晶体管m10的漏极、第一电感l1的第二端和第二电容c2的第一端连接。

电流注入单元包括：第十一晶体管m11和第十二晶体管m12。

交叉耦合有源负载单元包括：第一晶体管m1和第二晶体管m2；

其中，所述第一晶体管m1的栅极与第二晶体管m2的栅极、第四晶体管m4的漏极、第六晶体管m6的漏极和输出端if-连接；所述第二晶体管m2的栅极与第一晶体管m1的栅极、第三晶体管m3的漏极、第五晶体管m5的漏极和输出端if+连接。

尾电流源单元包括：第十三晶体管m13、第十四晶体管m14、第十五晶体管m15和第十六晶体管m16；

其中，第十三晶体管m13的栅极与第十四晶体管m14的栅极、第十四晶体管m14的漏极、第十五晶体管m15的栅极和第十五晶体管m15的漏极连接；第十五晶体管m15的源极与第十六晶体管m16的栅极和第十六晶体管m16的漏极连接。

第一晶体管m1的源极、第二晶体管m2的源极、第十一晶体管m11的源极、第十二晶体管m12的源极和第十六晶体管m16的源极均与第一电压源v1连接；所述第十一晶体管m11的栅极和第十二晶体管m12的栅极均与第二电压源v2连接；所述第一电阻r1的第二端和第二电阻r2的第二端均与第三电压源v3连接；所述第三电阻r3的第二端和第四电阻r4的第二端均与第四电压源v4连接；所述第一电容c1的第二端、第二电容c2的第二端、第三电容c3的第二端、第四电容c4的第二端、第七晶体管m7的源极、第八晶体管m8的源极、第十三晶体管m13的源极和第十四晶体管m14的源极均与接地端连接；所述第二电感l2的第一端连接本振信号lo+；第三电感l3的第一端连接本振信号lo-。

第一晶体管m1、第二晶体管m2、第十一晶体管m11、第十二晶体管m12、第十五晶体管m15和第十六晶体管m16均为pmos晶体管，其余均为nmos晶体管。

第一电压源v1提供直流偏置电压，且电压值为1.8v。

本发明的实施例中，射频信号分别加在第九晶体管的栅极和第十晶体管的栅极，电压信号转变为电流信号。第七晶体管和第八晶体管组成的交叉耦合对提高电路的转换增益，但会使噪声性能恶化。在两开关对的共源节点之间采用第一电感、第二电容和第三电容组成的谐振网络，使其在本振频率下谐振，滤除其它频率的信号，不仅提高了转换增益，还对噪声系数和线性度有所改善。

本发明的实施例中，为了使开关单元能在适当的本振信号下工作于理想的开关方式，将第三晶体管、第四晶体管、第五晶体管和第六晶体管偏置在截止区边缘，即栅源电压与阈值电压接近。开关对在本振信号的控制下交替导通，将输入跨导级产生的电流周期性地由一边转换到另一边。第二电感和第三电容、第三电感和第四电容组成的谐振网络起到本振信号端口匹配的作用，提高了电路的转换增益。混频器开关对的闪烁噪声是混频器的主要噪声源，可以通过提高开关对的栅宽减小闪烁噪声，但这会增加寄生电容而影响开关的速度。电流注入单元可以通过减小开关对的偏置电流降低噪声。

本发明的实施例中，第十一晶体管和第十二晶体管在开关对的源极注入电流，增加跨导级的偏置电流而增加跨导，提高了电路的转换增益，同时开关单元的电路减小从而有效降低电路的噪声系数。

本发明的实施例中，使用第一晶体管和第二晶体管作为交叉耦合对，将电流信号转变为电压信号。利用其跨导提供负阻抗作为有源负载的特点，可以使得电路的增益和线性度同时得以改善。

本发明的实施例中，第十三晶体管和第十四晶体管的栅长相同以减小由于源漏区边缘扩散所产生的误差。第十五晶体管和第十六晶体管用来分压以产生参考电流，通过调节第十三晶体管和第十四晶体管的栅宽来改变电流比，使尾电流源提供约为4ma的偏置电流。

采用tsmccmos0.18um工艺，利用cadencerfspectre对电路进行仿真验证。输入射频信号为532mhz，本振频率为500mhz，输出中频频率为32mhz。

图2为本发明所述下变频混频器的转换增益的仿真结果。由此可以看出，在中频32mhz处下变频混频器的转换增益高达20.95db，表明电路具有高增益。

图3为本发明所述下变频混频器的噪声系数的仿真结果。由此可以看出，在中频频率32mhz处下变频混频器的噪声系数仅为7.5db，表明电路具有低噪声。

图4为本发明所述下变频混频器的线性度的仿真结果。由此可以看出，在中频频率32mhz处混频器的1db压缩点为-15.55dbm，表明电路具有较高的线性度。

本发明采用交叉耦合跨导增强结构，增加了等效跨导值，提高转换增益。lc谐振回路降低闪烁噪声并提高转换增益。电流注入技术降低开关单元的偏置电流，降低其闪烁噪声。交叉耦合有源负载利用晶体管跨导提供负阻抗同时改善转换增益和线性度。电路具有低噪声、高增益、高线性度的特点，在1.8v偏置电压下仅消耗8ma的直流电流。