使用原生晶体管的电源检测电路及检测功率的方法与流程

本发明系有关于一种电子电路，并特别涉及用于检测电源与电压的方法与系统。

背景技术：

各种类型的电子设备都包含电源检测电路，用以验证其供电电压位准是否有效。各种电源检测方式及电路配置在本领域中为熟知的技术。例如美国专利号5,886,549描述了一种在用于当一电子电路通电或断电时，除电(neutralizing)此电子电路的装置。其公开内容透过引用并入本文。除电装置包含控制电路以及用于禁止电子电路作动的装置，控制电路仅会在电源电压保持低于阈值电压或降至低于阈值电压时启动。

另外，美国专利号6,252,442描述了一种用于控制禁止电路的除电装置，当电子电路的供电电压不足以提供电子电路进行有效操作时，禁止电路将中断电子电路的运作。其内容透过引用并入本文。

美国专利号6,281,723描述了一种检核装置，用以控制集成电路中的电源开闭。其内容透过引用并入本文。此检核装置包含由偏压电路(biascircuit)偏压的参考电压电路以及输出级(outputstage)。此检核装置更可包含控制电路以及一电容，控制电路用于开启或关闭控制偏压电路以作为集成电路的常置模式(prevailingmode)的功能。动态检测电路可与用于使电容放电的晶体管相关联。

技术实现要素：

本发明的实施例中提供一种电子电路，其中包含原生n型金属氧化物半导体(nmos)晶体管与p型金属氧化物半导体(pmos)晶体管。原生nmos晶体管及pmos晶体管的栅极以及原生nmos晶体管的源极接地。原生nmos晶体管及pmos晶体管的漏极彼此连接，并连结至输出端口，且pmos晶体管的源极连接至输入电压。

在一些实施例中，原生nmos晶体管及pmos晶体管被配置为作用于输出端口；对应于输入电压，当输入电压低于预定阈值电压时，使输出电压基本上为0；当输入电压超过预定阈值电压时输出电压收敛至输入电压。在一个举例的实施例中，原生nmos晶体管及pmos晶体管被配置为产生输出电压且不另外使用电阻或电容。在一个实施例中，原生nmos晶体管具有至少为2um的通道长度。在一个实施例中，pmos晶体管具有至少为7um的通道长度。

依据本发明的实施例，还提供了一种包含电源检测电路及重置讯号产生电路的电子电路。电源检测电路包含原生nmos晶体管及pmos晶体管。原生nmos晶体管与pmos晶体管的栅极与原生nmos晶体管的源极接地，且原生nmos晶体管与pmos晶体管的漏极彼此连接，并连结至一输出端口且pmos晶体管的源极连结至输入电压。重置讯号产生电路被配置为回应电源检测电路在输出端口上产生的输出电压而产生重置讯号。

依据本发明的实施例，还提供了一种方法，输入一输入电压至电源检测电路，其包含原生nmos晶体管及pmos晶体管。原生nmos晶体管与pmos晶体管的栅极与原生nmos晶体管的源极接地，且原生nmos晶体管与pmos晶体管的漏极彼此连接，并连结至输出端口，且pmos晶体管的源极连结至输入电压。可依据于输出端口上产生的输出电压而决定输入电压是否有效。

依据本发明的实施例，还提供了一种方法，包含连结原生nmos晶体管及pmos晶体管的栅极，且原生nmos晶体管的源极接地。将原生nmos晶体管及pmos晶体管的漏极彼此连结，并连接至输出端口。连结pmos晶体管的源极至输入电压端口。

通过结合下面附图对实施例的详细描述，将更全面地理解本发明。

附图说明

图1为依据本发明实施例所绘制的电源检测电路的电路图。

图2为依据本发明实施例所绘制的图1的电源检测电路的模拟性能曲线图。

符号说明

20：电源检测电路

24：p型金属氧化物半导体(pmos)晶体管

28：原生n型金属氧化物半导体(nmos)晶体管

d：漏极

g：栅极

s：源极

v：电压(伏特)

vcc：输入电压

output：输出电压

具体实施方式

概论

本发明的实施例提供了一种改良的电源检测电路及其相关联的方法。在一个被揭露的实施例中，电源检测电路包含原生nmos晶体管及pmos晶体管。各晶体管被连接，如(i)两晶体管的栅极以及原生nmos晶体管的源极接地；(ii)pmos晶体管的源极连接至输入电压(vcc)；及(iii)两晶体管的漏极彼此连接，并且连结至提供输出电压的输出端口。

此电路配置产生输出电压，且(i)当输入电压低于预设阈值电压时，维持输出电压基本上为0，及(ii)当输入电压超过预设阈值电压时将其收敛。阈值电压由pmos晶体管的阈值电压决定。

被揭露的电路可以用于驱动重置讯号产生电路为电子电路产生重置讯号。由于在输入电压超过阈值电压之前，功率生成电路的输出电压保持为0，所以在输入电压不稳定的状态下，重置讯号产生电路并不会生成重置讯号。因此重置讯号具有高可信赖度。

原生nmos晶体管及pmos晶体管通常被选为具有大通道长度(large-l)，以便在截断时减少漏电流。

所得的电源检测电路在物理上很小，并且具有非常低的电流消耗。在一些实施例中，电源检测电路仅包含两个晶体管，没有额外的电阻或电容，因此可被配置于极小的芯片区。被揭露的电路配置使其可以透过互补金属氧化物半导体(cmos)工艺而简单生产。此外，由于被揭露的配置不依赖任何精准的参考电压，所以电源检测电路是高度完善的，且不需要其他精确的公差或校正。

系统描述

图1为依据本发明实施例所绘制的电源检测电路20的电路图。电源检测电路20接收由输入电压vcc提供的供应电压作为输入，并产生输出电压output。电源检测电路20产生输出电压output，此时(i)当输入电压vcc低于预设阈值电压时，维持输出电压output基本上为0，及(ii)当输入电压vcc超过预设阈值电压时将其收敛(pmos晶体管的阈值电压如后述)。输出电压output与输入电压vcc间的模拟性能如图2所示。在此实施例中，阈值电压为0.8伏特。可替代的，可以使用其他适用的阈值电压。

如图1所示，电源检测电路20包含两个金属氧化物半导体(mos)场效晶体管(fets)，一个pmos晶体管24及一个原生nmos晶体管28。术语p通道(p-channel)及p型(p-type)在此会交互使用，同理于n-通道(n-channel)及n型(n-type)。各晶体管均具有栅极极g、源极s及漏极d。

术语“原生晶体管”指晶体管就算栅极g与源极s间的电压为0，其亦处于导通状态(在源极s与漏极d间)，相反于截断状态。源极s-漏极d的电流依栅电压单调增加。原生n型金属氧化物半导体晶体管通常在栅电压降至0v时处于截断状态。p型金属氧化物半导体晶体管通常在栅电压降至0.7v的时候处于截断状态。

在实施例中，pmos晶体管24及原生nmos晶体管28以下述方式连结：

原生nmos晶体管28及pmos晶体管24的栅极g以及原生nmos晶体管28的源极s接地。

原生nmos晶体管28及pmos晶体管24的漏极d彼此连结，且连结至提供output电压的输出端口。

pmos晶体管24的源极s与输入电压vcc连结。

在一些实施例中，pmos晶体管24与原生nmos晶体管28皆使用大通道长度晶体管。在一个示范的实施例中，pmos晶体管24的通道长度为至少7um，且原生nmos晶体管28的通道长度为至少2um。大通道长度可以在输入电压vcc达到正常值的时候减少作用状态下的漏电流。上述的数值仅为范例中所选用，在其他替代的实施例中可选用任何合适的值。

图1的电路配置为为了概念清楚起见而选的示范配置。在替代的实施例中，任何合适的配置方式皆可被使用。在一些实施例中，电源检测电路20透过coms的常规工艺制造，并可能与嵌入其中的其余电子电路一并制造。例如，电源检测电路20可透过cmos的常规工艺与在集成电路ic中驱动的重置讯号产生电路一起制造。适合作为晶体管28的原生nmos晶体管可透过各种cmos工艺生产。

电源检测电路20可以在不同电子设备中用于各种目的。例如，电源检测电路20可用于驱动数字电路，在电子电路中的启动程序中产生重置讯号，如集成电路ic。在此案例中，电子电路包含电源检测电路20、以及用以回应电源检测电路20在输出端口上产生的输出电压output而产生重置讯号的重置讯号产生电路。电源检测电路20在启动时监视电子电路的电源供应(vcc)，并在vcc超过阈值电压的时候使重置讯号产生电路产生重置讯号。当vcc低于阈值电压时，其将被认定为不稳定，并不触发重置。

图2为依据本发明实施例所绘制的图1所示的电源检测电路20的模拟表现图。此图显示出输出电压output与输入电压vcc的相关性。如图所示，输出电压output在输入电压vcc值小于约为0.8伏特的阈值电压时基本上维持为0。当输入电压vcc超过阈值电压时，输出电压output迅速增加并收敛至vcc。在图1的示范电路中，阈值电压由pmos晶体管24的阈值电压决定。

虽然本文的实施例主要描述处理重置讯号生成电路，但此方法及系统亦可使用于其他应用，如在自激震荡器接通电路中。

若能理解上述实施例仅以示例方式引用，且本发明并不限定于上述已具体示出及描述的内容的话将十分感激。相对的，本发明的范围包含上述各种特征的集合及子集合，以及任何本领域技术人员在阅读前述内容后所能想到的未揭露技术。本专利申请中透过引用并入的文件被认为是本申请的一部分，除非在这些被并入的文件中与本说明书在术语定义上有明确的或隐含的冲突，则应参考本说明书中的定义。