译码方法及装置与流程

本公开涉及译码技术领域，特别涉及一种译码方法及装置。

背景技术：

极化(polar)码是在理论上证明是信道容量可达的编码方式，polar码可以通过连续消除列表(successivecancellationlist，scl)译码算法进行译码。译码路径的数量(list数量)是scl译码算法的重要参数，scl译码算法的译码性能随着list数量的增加而提升，然而，list数量的提升会导致译码复杂度的增加。因此，在实际译码过程中，需要调整list数量进行译码，以在复杂度和性能之间取得折中。

目前，采用以下方案调整list数量进行译码：

1.设置一个list数量l的上限lmax；

2.初始化l＝1；

3.利用scl译码算法进行译码，译码完成后对路径度量(pathmetric，pm)值最大的l条译码路径进行循环冗余校验(cyclicredundancycheck，crc)；

4.若有至少一条译码路径通过crc校验，则输出该至少一条译码路径中pm值最小的译码路径的路径硬值(比特序列)，译码结束；否则执行5；

5.将l增大两倍，若l≤lmax，则执行3；否则输出所有译码路径中pm值最小的译码路径的路径硬值，译码结束。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

上述方案只有在一次译码完成后才能进行crc校验，并根据校验结果确定是否调整list数量，导致list数量的调整周期较长，这样需要较长时间才能达到符合预期性能的list数量，译码时延长。

技术实现要素：

为了解决现有技术的问题，本公开实施例提供了一种译码方法及装置。所述技术方案如下：

第一方面，提供了一种译码方法，所述方法包括：

在当前译码的比特为奇偶校验(parity-check，pc)-冻结比特，且任一条译码路径中所述比特的译码结果没有通过校验时，则确定所述译码路径中已译码的至少一个目标信息比特，所述目标信息比特是与所述比特位置相差指定比特位的信息比特，所述指定比特位是循环移位寄存器的移位周期的整数倍；

从所述至少一个目标信息比特中的第一个目标信息比特开始，翻转目标信息比特的译码结果，并在所述译码路径中回退到所述目标信息比特重新进行译码，每翻转和回退译码一次则对所述比特通过重新译码得到的译码结果进行校验，当没有通过校验时，继续对下一个目标信息比特进行翻转和回退译码；

当所述至少一个目标信息比特均进行翻转和回退译码且所述比特通过重新译码的译码结果没有通过校验时，则增加译码路径的数量并继续进行译码。

其中，pc-冻结比特是用于校验比特误码率的比特，例如，当pc-冻结比特的译码结果没有通过校验，表明误码率高，如果通过校验，表明误码率低。

本公开实施例提供的方法，在译码过程中，如果当前译码的比特为pc-冻结比特，且该pc-冻结比特的译码结果没有通过校验时，通过对影响该pc-冻结比特校验结果的信息比特一个一个进行翻转和回退译码，每次回退译码后对该pc-冻结比特重新译码的译码结果进行校验，如果每次校验都没有通过，则说明当前误码率较高，此时，电子设备可以调整译码路径的数量，以提高译码性能，降低误码率，提高pc-冻结比特的校验通过率。上述技术方案与现有技术中需等到全部比特译码完成后才能对译码路径的数量进行调整相比，本公开中译码路径数量的调整周期较短，这样需要较短时间即可达到符合预期性能的译码路径的数量，大大缩短了译码时延。

在第一方面的第一种可能实现方式中，所述确定所述译码路径中已译码的至少一个目标信息比特包括：

确定所述比特和所述比特的前一个pc-冻结比特之间的多个信息比特；

将所述多个信息比特中，满足指定关系式的信息比特获取为所述至少一个目标信息比特。

本公开实施例提供的方法，将当前pc-冻结比特与前一个pc-冻结比特之间满足指定关系式的信息比特获取为与当前pc-冻结比特相关的至少一个目标信息比特，提供了一种获取目标信息比特的方式。

在第一方面的第二种可能实现方式中，所述增加译码路径的数量并继续进行译码包括：

将当前译码路径的数量调整为第一路径数量和第二路径数量中的较小值，所述第一路径数量为所述当前译码路径的数量的两倍，所述第二路径数量为预先设置的路径数量最大值；

将所有译码路径回退到所述至少一个目标信息比特中的第一个目标信息比特重新译码。

本公开实施例提供的方法，当pc-冻结比特的校验通过率低时，表明误码率较高，译码性能较差，此时通过调大译码路径的数量，使得译码路径的数量趋近于最大值，可以保证译码性能。

在第一方面的第三种可能实现方式中，所述方法还包括：

当每翻转和回退译码一次后，所述比特重新译码得到的译码结果通过校验时，结束翻转和回退译码过程；

将本次翻转的目标信息比特的翻转结果作为所述本次翻转的目标信息比特的译码结果。

其中，翻转结果是指翻转该目标信息比特已有的译码结果后得到的结果，如该目标信息比特已有的译码结果为0，则翻转结果为1。

本公开实施例提供的方法，如果对该至少一个目标信息比特中的某一个目标信息比特进行翻转和回退译码后，使得该pc-冻结比特重新译码的译码结果通过校验，则电子设备可以结束翻转和回退译码过程，并将翻转结果作为目标信息比特的译码结果，提供了一种结束翻转和回退译码过程的时机。

在第一方面的第四种可能实现方式中，所述方法还包括：

当所有译码路径中所述比特的译码结果均通过校验时，将当前译码路径的数量调整为第三路径数量和第四路径数量中的较大值，并继续进行译码，所述第三路径数量为所述当前译码路径的数量的一半，所述第四路径数量为预先设置的路径数量最小值。

本公开实施例提供的方法，当pc-冻结比特的校验通过率高时，表明误码率较低，此时通过调小译码路径的数量，使得译码路径的数量接近最小值，可以降低译码复杂度，保证译码速度。

第二方面，提供了一种译码装置，所述装置包括多个功能模块，所述多个功能模块用于执行上述第一方面所提供的译码方法以及其任一种可能实现方式。

第三方面，提供了一种电子设备，所述电子设备包括处理器和存储器，所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现上述第一方面或第一方面中任一种可能实现方式所提供的译码方法。

第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现上述第一方面或第一方面中任一种可能实现方式所提供的译码方法。

附图说明

图1是本公开实施例提供的一种电子设备100的结构示意图。

图2是本公开实施例提供的一种译码方法的流程图。

图3是本公开实施例提供的一种scl译码算法的路径选择示意图。

图4是本公开实施例提供的一种译码装置的结构示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

在本公开实施例提供的方法中，各步骤的执行主体可以是电子设备，如通信系统中信息的接收端。例如，该电子设备可以为基站、移动终端或其他具有译码功能的设备。为了便于描述，在下述实施例中，仅以各步骤的执行主体为电子设备为例进行说明。

通信系统中的发送端在需要向电子设备发送信息时，可以对该信息进行极化码编码生成比特序列，该比特序列由多个比特组成，每个比特的取值为0或1。比特可以有三种类型，如信息比特、冻结比特和pc-冻结比特，其中，信息比特是具有信息量的比特，冻结比特和pc-冻结比特是不具有信息量的比特。

发送端与电子设备之间存在多个信道，一个比特序列中的每个比特对应于一个信道。发送端在向电子设备发送比特序列时，将该比特序列中的每个比特分别输入至每个比特对应的信道上。电子设备可以从该多个信道上接收该多个比特，该多个比特即为电子设备的待译码比特序列，电子设备可以对该多个比特进行译码，以获得发送端在该多个信道上发送的比特序列，也即，获得该待译码比特序列的译码结果。本公开实施例是针对现有技术中译码路径的数量调整周期长、译码时延长的问题，本公开提供的技术方案是在译码的过程中，对pc-冻结比特的译码结果进行校验，并根据其校验结果调整译码路径的数量，无需等到全部比特全部译码完成后再进行调整。

图1是本公开实施例提供的一种电子设备100的结构示意图。参见图1，该电子设备100包括处理器和存储器，存储器中存储有至少一条指令、至少一段程序、代码集或指令集，至少一条指令、至少一段程序、代码集或指令集由处理器加载并执行以实现图2实施例中的译码方法。还可以包括通信接口、总线、输入输出接口和显示设备，其中，处理器、存储器、输入输出接口、显示设备和通信接口通过总线完成相互间的通信。

存储器可以包括高速随机存取存储器(作为缓存)，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地，存储器还可以包括存储器控制器，以提供处理器和输入输出接口对存储器的访问。总线是连接所描述的元素的电路并且在这些元素之间实现传输。例如，处理器通过总线从其它元素接收到命令，解码接收到的命令，根据解码的命令执行计算或数据处理。存储器可以包括程序模块，例如内核(kernel)，中间件(middleware)，应用程序编程接口(applicationprogramminginterface，api)和应用。该程序模块可以是有软件、固件或硬件、或其中的至少两种组成。输入输出接口转发用户通过输入输出设备(例如感应器、键盘、触摸屏)输入的命令或数据。显示设备显示各种信息给用户。通信接口将该电子设备100与其它网络设备、用户设备、网络进行连接。例如，通信接口可以通过有线或无线连接到网络以连接到外部其它的网络设备或用户设备。无线通信可以包括以下至少一种：无线保真(wirelessfidelity，wifi)，蓝牙(bluetooth，bt)，近距离无线通信技术(nearfieldcommunication，nfc)，全球卫星定位系统(globalpositioningsystem，gps)和蜂窝通信(cellularcommunication)(例如，长期演进技术(longtermevolution，lte)，长期演进技术的后续演进(longtermevolution–advanced，lte-a)，码分多址(codedivisionmultipleaccess，cdma)，宽带码分多址(widebandcdma，wcdma)，通用移动通信系统(universalmobiletelecommunicationsystem，umts)，无线宽带接入(wirelessbroadband，wibro)和全球移动通讯系统(globalsystemformobilecommunication，gsm)。有线通信可以包括以下至少一种：通用串行总线(universalserialbus，usb)，高清晰度多媒体接口(highdefinitionmultimediainterface，hdmi)，异步传输标准接口(recommendedstandard232，rs-232)，和普通老式电话业务(plainoldtelephoneservice，pots)。网络可以是电信网络和通信网络。通信网络可以为计算机网络、因特网、物联网、电话网络。电子设备100可以通过通信接口连接网络，电子设备100和其它网络设备通信所用的协议可以被应用、应用程序编程接口(applicationprogramminginterface，api)、中间件、内核和通信接口至少一个支持。

在示例性实施例中，还提供了一种计算机可读存储介质，例如包括至少一条指令、至少一段程序、代码集或指令集的存储器，上述至少一条指令、至少一段程序、代码集或指令集可由处理器加载并执行以完成下述图2实施例中的译码方法。例如，计算机可读存储介质可以是只读存储器(read-onlymemory，rom)、随机存取存储器(random-accessmemory，ram)、只读光盘(compactdiscread-onlymemory，cd-rom)、磁带、软盘和光数据存储设备等。

图2是本公开实施例提供的一种译码方法的流程示意图。该译码方法应用于电子设备中，参见图2，该译码方法可以包括：

201、设置scl译码算法中译码路径数量的最大值和最小值。

对于scl译码算法而言，译码路径的数量越大，scl译码算法的译码性能越高，但同时译码复杂度会增加、译码时延会增长；译码路径的数量越小，scl译码算法的复杂度越低、译码时延越短，但同时译码性能会降低。为了在复杂度和性能之间取得折中，电子设备可以在译码过程中动态调整译码路径的数量。

本公开实施例中，为了避免出现译码路径的数量过大导致译码复杂度过高或译码路径的数量过小导致译码性能过低的两种极端情况，电子设备在开始译码之前，对于译码路径的数量l，可以设置l的最大值为lmax，最小值为lmin。电子设备在开始译码时，可以设置l等于1，在译码过程中根据实际译码情况对l的取值进行调整。在l的取值小于lmin时，电子设备可以持续分裂，即在译码过程中保留全部的译码路径，直至译码路径的数量达到lmin，此后，根据后续步骤202至步骤206继续进行译码。

202、利用scl译码算法对待译码比特序列进行译码，得到当前译码的比特的译码结果。

其中，待译码比特序列包括多个待译码的比特，电子设备可以对该多个待译码的比特一个一个进行译码，每对一个比特进行译码，则该比特即为当前译码的比特。当前译码的比特可能是信息比特、冻结比特或pc-冻结比特中的任一种比特，每个比特的译码结果可以是scl译码算法判决的该比特的取值，每个比特的译码结果可以为0或1。

本公开实施例中，对于发送端发送的比特序列中的每个比特，电子设备可以利用scl译码算法进行译码，每次译码后，电子设备可以根据当前译码路径的数量，从所有译码路径中选择保留pm值最大的译码路径，该译码路径的数量与当前译码路径的数量相同。其中，pm值可以用于指示该译码路径上已译码的比特的译码结果全部正确的概率，该pm值可以利用scl译码算法计算得到。

参见图3，提供了一种scl译码算法的路径选择示意图。电子设备的译码器首先从根节点开始进行译码，对其按照比特为0或者1进行扩展，扩展以后的译码路径需要按照pm值大小进行排序，然后保留pm值最大的l条译码路径，删除其他的译码路径。如图2所示，当译码进行到第二层时出现了左右两条译码路径，左边译码路径的pm值为0.60，表示第一个比特的真实取值为0的概率为0.60，右边译码路径的pm值为0.40，表示第一个比特的真实取值为1的概率为0.40，如果l＝2，则保留这两条译码路径。当译码进行到第三层时出现了四条译码路径，从左往右pm值分别为0.33、0.27、0.30和0.20，则保留pm值为0.33和0.30的两条译码路径继续进行译码，如图中实线所示，删除pm值为0.27和0.20的两条译码路径，不再继续后面的译码过程，如图中虚线所示。

203、在当前译码的比特为pc-冻结比特，且任一条译码路径中该比特的译码结果没有通过校验时，则确定该译码路径中已译码的至少一个目标信息比特，该目标信息比特是与该比特位置相差指定比特位的信息比特，该指定比特位是循环移位寄存器的移位周期的整数倍。

本公开实施例中，电子设备在进行译码的过程中，针对当前译码的比特的不同类型，可以采取不同的处理策略，例如，当前译码的比特为信息比特或冻结比特时，电子设备可以不对路径数量进行调整，即保持当前路径数量l不变；当前译码的比特为pc-冻结比特时，电子设备可以对该pc-冻结比特的译码结果进行校验，并根据校验结果，对译码过程中译码路径的数量进行调整，具体调整过程可以包括步骤203至步骤206。其中，步骤203至步骤205是有至少一条译码路径中该pc-冻结比特没有通过校验的情况，步骤206是所有译码路径中该pc-冻结比特均通过校验的情况。

在当前译码的比特为pc-冻结比特时，电子设备在对每条译码路径中该pc-冻结比特进行译码得到译码结果后，可以对该pc-冻结比特的译码结果进行校验，如pc校验，得到校验结果。校验结果可以包括通过校验和没有通过校验，在pc校验中，可以用数字0和1表示校验结果，例如当校验结果为0时，表示通过校验，当校验结果为1时，表示没有通过校验。该pc校验的过程可以包括：将该pc-冻结比特之前已译码的信息比特的译码结果输入到pc电路中计算，得到pc电路输出的校验结果，即该pc-冻结比特的校验结果，然后将该pc-冻结比特的校验结果与该pc-冻结比特的译码结果进行比对，如果相同，则通过校验。

由pc电路的工作原理可知，在当前译码的比特为冻结比特时，循环移位电路仅移位；当为pc-冻结比特时，循环移位电路输出第一位寄存器的值作为校验值并移位；当为信息比特时，使用该信息比特的译码结果更新第一位寄存器的值。可以认为，当循环移位寄存器长度为s(s为质数，对应于循环移位寄存器的移位周期)时，某个pc-冻结比特仅校验其之前的信息比特中与该pc-冻结比特位置相差ns位的信息比特，即目标信息比特，其中，n为正整数。

在该步骤203中，如果任一条译码路径中该pc-冻结比特的译码结果没有通过校验，则电子设备可以确定该译码路径中与该pc-冻结比特相关的至少一个目标信息比特。在一种可能实现方式中，电子设备确定该译码路径中已译码的至少一个目标信息比特可以包括：确定该pc-冻结比特和前一个pc-冻结比特之间的多个信息比特；将该多个信息比特中，满足指定关系式的信息比特获取为该至少一个目标信息比特。该pc-冻结比特和前一个pc-冻结比特之间的所有比特可能包括信息比特、冻结比特和pc-冻结比特，通过比特类型和指定关系式的限定，电子设备可以从该所有比特中筛选出至少一个目标信息比特。

其中，该指定关系式可以为式(1)：

其中，ii是指信息比特的索引值；s是指循环移位寄存器的长度(s为质数)；i是指比特的索引值，取值为1到n；inp是指当前pc-冻结比特的索引值，(inp取值为1到n，p为当前pc-冻结比特在所有pc-冻结比特中从1开始的索引值)。

204、从该至少一个目标信息比特中的第一个目标信息比特开始，翻转目标信息比特的译码结果，并在该译码路径中回退到该目标信息比特重新进行译码，每翻转和回退译码一次则对该比特通过重新译码得到的译码结果进行校验，当没有通过校验时，继续对下一个目标信息比特进行翻转和回退译码。

本公开实施例中，已译码的目标信息比特的译码结果会影响当前译码的该pc-冻结比特的译码结果，从而影响该pc-冻结比特的校验结果。该pc-冻结比特的校验结果和该至少一个目标信息比特的译码结果之间可以满足式(2)：

其中，pp为第p个pc-冻结比特的校验结果(如0或1)；pp-1为第p-1个pc-冻结比特的校验结果；um，um+1，……，un为这两个pc-冻结比特之间，满足式(1)的信息比特的译码结果(如0或1)。

由式(2)可知，如果该pc-冻结比特的前一个pc-冻结比特通过校验，但该pc-冻结比特没有通过校验，则导致该pc-冻结比特没有通过校验的比特仅存在于um，um+1，……，un中，与前一个pc-冻结比特之前的信息比特无关，只与这两个pc-冻结比特之间的信息比特有关。由于s总是奇数，故可以认为um，um+1，……，un中最有可能出现1个比特译码错误。因此，电子设备可以尝试对该至少一个目标信息比特的译码结果一个一个进行翻转，并回退到当前翻转的目标信息比特重新译码，得到该pc-冻结比特重新译码的译码结果，并对该译码结果进行校验。

需要说明的是，该步骤204是当每翻转和回退译码一次后，该比特重新译码得到的译码结果没有通过校验时，电子设备继续翻转和回退译码的过程。在一种可能实现方式中，当每翻转和回退译码一次后，该比特重新译码得到的译码结果通过校验时，电子设备可以结束翻转和回退译码过程，并将本次翻转的目标信息比特的翻转结果作为该本次翻转的目标信息比特的译码结果。

本公开实施例中，电子设备对该至少一个目标信息比特进行翻转和回退译码的过程可以如下：电子设备可以先翻转第一个目标信息比特已有的译码结果，例如，第一个目标信息比特已有的译码结果为0，则电子设备可以将其译码结果翻转为1。然后，电子设备可以在步骤203的该译码路径中回退到第一个目标信息比特重新进行译码，即对第一个目标信息比特以后的比特重新进行译码，这样可以得到步骤203中pc-冻结比特重新译码的译码结果。此时，电子设备可以对该pc-冻结比特重新译码的译码结果进行校验，如果通过校验，则电子设备可以结束翻转和回退译码过程，即不再对第一个目标信息比特后面的目标信息比特进行翻转和回退译码，此时，电子设备可以将第一个目标信息比特的翻转结果(如1)作为该第一个目标信息比特的译码结果；如果没有通过校验，则电子设备可以对第二个目标信息比特进行与第一个目标信息比特相同的过程，依次类推，电子设备可以对其他目标信息比特进行相同的过程。

由上述翻转和回退译码的过程可知，电子设备结束翻转和回退译码过程可以存在以下两种情形：

第一种情形，电子设备在对该至少一个目标信息比特中的某一个目标信息比特进行翻转和回退译码后，使得该pc-冻结比特重新译码的译码结果通过校验，则电子设备可以结束翻转和回退译码过程。该情形提供了一种结束翻转和回退译码过程的时机，该情形下，电子设备可能无需翻转完全部的目标信息比特，即可结束翻转和回退过程，电子设备可以将结束前翻转的该目标信息比特的翻转结果作为该目标信息比特的译码结果，无需对译码路径的数量进行调整。

第二种情形，电子设备在对该至少一个目标信息比特全部进行翻转和回退译码后，该pc-冻结比特重新译码的译码结果仍然没有通过校验，则电子设备可以结束翻转和回退译码过程，并执行后续步骤205。该情形提供了另一种结束翻转和回退译码过程的时机，该情形下，在该至少一个目标信息比特的翻转和回退译码过程中，可能每次都没有通过校验，即该至少一个目标信息比特全部翻转并回退译码后，仍无法使得该pc-冻结比特的译码结果通过校验。

205、当该至少一个目标信息比特均进行翻转和回退译码且该比特通过重新译码的译码结果没有通过校验时，则增加译码路径的数量并继续进行译码。

该步骤205是针对步骤204中的第二种情形，如果电子设备在这种情形下结束翻转和回退译码过程，说明当前误码率较高，pc-冻结比特的校验通过率低，译码性能较差。此时，电子设备可以调整译码路径的数量，以提高译码性能，提高pc-冻结比特的校验通过率。

在一种可能实现方式中，电子设备调整译码路径的数量可以包括：将当前译码路径的数量调整为第一路径数量和第二路径数量中的较小值，该第一路径数量为该当前译码路径的数量的两倍，该第二路径数量为预先设置的路径数量最大值。第一路径数量和第二路径数量均大于当前译码路径的数量，此次调整也即增大译码路径的数量。当pc-冻结比特的校验通过率低时，表明误码率较高，译码性能较差，此时通过调大译码路径的数量，使得译码路径的数量趋近于最大值，可以保证译码性能。

由于译码路径的数量发生变化，每个比特译码后保留的译码路径条数发生了变化，因此电子设备需要根据变化后的译码路径的数量，重新进行译码。由步骤204可知，导致该pc-冻结比特没有通过校验的比特仅存在于该至少一个目标信息比特中，因此电子设备可以将所有译码路径回退到该至少一个目标信息比特中的第一个目标信息比特重新译码。在译码路径的数量发生变化时，仅回退到影响该pc-冻结比特校验结果的目标信息比特重新进行译码，而保持目标信息比特之前已译码的比特的译码结果不变，这样可以避免重新进行全部的译码过程，避免了不必要的译码时延。当误码率较高时，译码路径的数量能够通过校验结果的反馈快速调整，无需反复从头开始重新译码，只需回退到与该pc-冻结比特相关的第一个目标信息比特重新译码，加快了算法的收敛速度，解决了译码时延过长的问题。

上述步骤203至步骤205是在当前译码的比特为pc-冻结比特，且任一条译码路径中该pc-冻结比特的译码结果没有通过校验时，电子设备对影响该pc-冻结比特校验结果的至少一个目标信息比特进行翻转和回退译码的过程。实际上，在当前译码的比特为pc-冻结比特时，可能全部译码路径中该pc-冻结比特的译码结果均通过校验，则电子设备可以执行后续步骤206。

206、当所有译码路径中该比特的译码结果均通过校验时，则调整译码路径的数量并继续进行译码。

本公开实施例中，如果全部译码路径中该pc-冻结比特的译码结果均通过校验，说明当前误码率较低，pc-冻结比特的校验通过率高，译码性能较高，但译码复杂度高、译码时延长。此时，电子设备可以调整译码路径的数量，以降低译码复杂度和缩短译码时延。

在一种可能实现方式中，电子设备调整译码路径的数量可以包括：将当前译码路径的数量调整为第三路径数量和第四路径数量中的较大值，该第三路径数量为该当前译码路径的数量的一半，该第四路径数量为预先设置的路径数量最小值。第三路径数量和第四路径数量均小于当前译码路径的数量，此次调整也即减小译码路径的数量。当pc-冻结比特的校验通过率高时，表明误码率较低，此时通过调小译码路径的数量，使得译码路径的数量接近最小值，可以降低译码复杂度，保证译码速度。

由于译码路径的数量发生变化，每个比特译码后保留的译码路径条数发生了变化，因此电子设备可以根据调整后的译码路径的数量，从该pc-冻结比特继续进行译码。当比特序列中的全部比特译码完成后，电子设备可以对l条译码路径进行排序，选取一条具有最大pm值的译码路径作为正确的译码路径，并将该译码路径中每个比特的译码结果组合成比特序列输出，从而完成本次译码过程。

当然，在当前译码的比特为pc-冻结比特时，也可能全部译码路径中该pc-冻结比特的译码结果均没有通过校验，且每条译码路径都是以步骤204中的第二种情形结束翻转和回退过程，则表明误码率过高，译码性能过低，此时，电子设备可以认为译码失败，直接结束scl译码算法。

本公开实施例提供的方法，在译码过程中，如果当前译码的比特为pc-冻结比特，且该pc-冻结比特的译码结果没有通过校验时，通过对影响该pc-冻结比特校验结果的信息比特一个一个进行翻转和回退译码，每次回退译码后对该pc-冻结比特重新译码的译码结果进行校验，如果每次校验都没有通过，则说明当前误码率较高，此时，电子设备可以调整译码路径的数量，以提高译码性能，降低误码率，提高pc-冻结比特的校验通过率。上述技术方案与现有技术中需等到全部比特译码完成后才能对译码路径的数量进行调整相比，本公开中译码路径数量的调整周期较短，这样需要较短时间即可达到符合预期性能的译码路径的数量，大大缩短了译码时延。

另外，译码路径的数量设置有最大值和最小值，当误码率较低时，pc-冻结比特的校验通过率高，通过调小译码路径的数量，使得译码路径的数量接近最小值，以降低译码复杂度，保证译码速度；当误码率较高，pc-冻结比特的校验通过率低，通过调大译码路径的数量，使得译码路径的数量趋近于最大值，以保证译码性能。

此外，在译码过程中，对当前译码的比特进行校验，并根据校验结果调整译码路径的数量，当误码率较高时，译码路径的数量能够通过校验结果的反馈快速调整，无需反复重新译码，只需回退到与该pc-冻结比特相关的第一个目标信息比特重新译码，加快了算法的收敛速度，解决了译码时延过长的问题。

图4是本公开实施例提供的一种译码装置的结构示意图。参照图4，该装置包括确定模块401、译码模块402和调整模块403。

确定模块401，用于在当前译码的比特为pc-冻结比特，且任一条译码路径中该比特的译码结果没有通过校验时，则确定该译码路径中已译码的至少一个目标信息比特，该目标信息比特是与该比特位置相差指定比特位的信息比特，该指定比特位是循环移位寄存器的移位周期的整数倍；

译码模块402，用于从该至少一个目标信息比特中的第一个目标信息比特开始，翻转目标信息比特的译码结果，并在该译码路径中回退到该目标信息比特重新进行译码，每翻转和回退译码一次则对该比特通过重新译码得到的译码结果进行校验，当没有通过校验时，继续对下一个目标信息比特进行翻转和回退译码；

调整模块403，用于当该至少一个目标信息比特均进行翻转和回退译码且该比特通过重新译码的译码结果没有通过校验时，则调整译码路径的数量并继续进行译码。

在一种可能实现方式中，该确定模块401，用于执行上述步骤203中将该pc-冻结比特和前一个pc-冻结比特之间的多个信息比特中，满足指定关系式的信息比特获取为该至少一个目标信息比特的过程。

在一种可能实现方式中，该调整模块403，用于执行上述步骤205中调整当前译码路径的数量后，将所有译码路径回退到该至少一个目标信息比特中的第一个目标信息比特重新译码的过程。

在一种可能实现方式中，该译码模块402，还用于执行上述步骤204中当任一次翻转和回退译码后，该pc-冻结比特重新译码得到的译码结果通过校验时，结束翻转和回退译码的过程。

在一种可能实现方式中，该调整模块403，还用于执行上述步骤206中当所有译码路径中该pc-冻结比特的译码结果均通过校验时，调整当前译码路径的数量的过程。

本公开实施例中，在译码过程中，如果当前译码的比特为pc-冻结比特，且该pc-冻结比特的译码结果没有通过校验时，通过对影响该pc-冻结比特校验结果的信息比特一个一个进行翻转和回退译码，每次回退译码后对该pc-冻结比特重新译码的译码结果进行校验，如果每次校验都没有通过，则说明当前误码率较高，此时，电子设备可以调整译码路径的数量，以提高译码性能，降低误码率，提高pc-冻结比特的校验通过率。上述技术方案与现有技术中需等到全部比特译码完成后才能对译码路径的数量进行调整相比，本公开中译码路径数量的调整周期较短，这样需要较短时间即可达到符合预期性能的译码路径的数量，大大缩短了译码时延。

需要说明的是：上述实施例提供的译码装置在译码时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的译码装置与译码方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。