1.一种支持PROM和处理器在线配置eFPGA的控制电路，其特征为：所述的电路包括数据路径选择模块，数据路径选择模块接收外部CFGSEL信号，该信号为0时选择处理器在线配置方式，通过写控制寄存器将片外存储控制器输出接口的访问权切换到控制电路，由控制电路通过该接口从外部flash指定地址，将事先准备好的配置数据按一定时序加载到eFPGA；
当CFGSEL信号为1时选择PROM配置方式，相应的配置数据寄存后经选择直通到eFPGA配置接口，相应的配置时钟路径上接一电阻。
2.根据权利要求1所述的支持PROM和处理器在线配置eFPGA的控制电路，其特征为：所述的控制电路还包括寄存器模块、配置时钟模块、控制加载模块；所述寄存器模块，实现了处理器在线配置方式配置eFPGA的控制接口；所述配置时钟模块提供处理器在线配置eFPGA所需不同的配置时钟；所述控制加载模块控制处理器在线配置eFPGA，并反馈配置过程的状态和结果。
3.根据权利要求1所述的支持PROM和处理器在线配置eFPGA的控制电路，其特征为：寄存器模块实现了处理器在线配置eFPGA配置文件存放的地址寄存器，实现了配置eFPGA的配置时钟分频使能寄存器，以提供不同eFPGA系统配置时间的要求，实现了控制寄存器了以使处理器按需求进行eFPGA的配置，实现了状态寄存器来记录整个配置过程的状态或故障指示，实现了时序参数配置寄存器来满足片外存储控制器挂接的不同flash类型。
4.根据权利要求1所述的支持PROM和处理器在线配置eFPGA的控制电路，其特征为：配置时钟模块提供了eFPGA不同配置时钟频率，该时钟频率根据系统需求为可配置。
5.根据权利要求1所述的支持PROM和处理器在线配置eFPGA的控制电路，其特征为：控制加载模块提供了控制处理器在线配置eFPGA的电路，配置过程如果异常可选择重新配置或停止配置，并将配置过程和结束的状态反馈到寄存器模块。