一种信号加减电路的制作方法

本实用新型涉及电子通信领域，特别是涉及一种信号加减电路。

背景技术：

经典的信号加减电路为P型器件与N型器件串联，其利用两个电流源输出电流的差值实现电流的输出，以实现信号的叠加和相减。这种电路控制电流源的信号往往需要通过不同的路径，进而分别控制两个电流源。在处理高速信号时，由互补器件构成的信号加减电路结构可能会由于信号物理路径的差异，造成相位的失真，从而严重影响运算的精度。进一步地，利用互补器件实现信号加减时，其输出摆幅较小，即输出信号的最大值和最小值的差值较小。

如何提高输出摆幅以及避免输出信号失真是本领域技术人员亟待解决的问题。

技术实现要素：

本实用新型的目的是提供一种信号加减电路，目的在于解决现有技术中由互补器件组成的信号加减电路的输出摆幅较小以及输出信号失真的问题。

为解决上述技术问题，本实用新型提供一种信号加减电路，其具体方案如下：

包括由相同类型的晶体管组成的差分电路、第一偏置电源以及第二偏置电源；其中，第一晶体管的基极和第二晶体管的基极相连后与第一输入信号正向输入端相连，第三晶体管的基极和第四晶体管的基极相连后与第一输入信号负向输入端相连，第五晶体管的基极和第六晶体管的基极相连后与第二输入信号正向输入端相连，第七晶体管的基极和第八晶体管的基极相连后与第二输入信号负向输入端相连；

所述第一晶体管的集电极和所述第五晶体管的集电极相连后与第一输出端相连，所述第四晶体管的集电极和所述第八晶体管的集电极相连后与第二输出端相连，所述第二晶体管的集电极和所述第七晶体管的集电极相连后与第三输出端相连，所述第三晶体管的集电极和所述第六晶体管的集电极相连后与第四输出端相连；

所述第一偏置电源的一端分别与所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管的发射极相连，另一端接地；

所述第二偏置电源一端分别与所述第五晶体管、所述第六晶体管、第七晶体管以及所述第八晶体管的发射极相连，另一端接地。

可选地，还包括第一阻抗模块、第二阻抗模块、第三阻抗模块以及第四阻抗模块；

其中，所述第一阻抗模块的第一端与所述第一晶体管的集电极相连，第二端与所述第一输出端相连，第三端与所述第五晶体管的集电极相连；所述第二阻抗模块的第一端与所述第二晶体管的集电极相连，第二端与所述第四输出端相连，第三端与所述第七晶体管的集电极相连；所述第三阻抗模块的第一端与所述第三晶体管的集电极相连，第二端与所述第三输出端相连，第三端与所述第六晶体管相连；所述第四阻抗模块的第一端与所述第四晶体管的集电极相连，第二端与所述第二输出端相连，第三端与所述第八晶体管相连；

所述第一阻抗模块、所述第二阻抗模块、第三阻抗模块以及第四阻抗模块均包含2n个所述晶体管，n为正整数。

可选地，所述第一输出端、所述第二输出端、所述第三输出端以及所述第四输出端均与相应负载的一端相连，负载的另一端均与第三电源相连。

可选地，所述第一偏置电源以及所述第二偏置电源均为偏置电流源。

可选地，所述晶体管为NPN型三级管或PNP型三级管。

可选地，所述晶体管为N沟道场效应晶体管或P沟道场效应晶体管。

本实用新型所提供的一种信号加减电路，包括由相同类型的晶体管组成的差分电路、第一偏置电源以及第二偏置电源；每个晶体管的发射极分别与偏置电流源相连接；八个晶体管的集电极分别两两相连后与输出端相连，选择同相相连可以实现信号相加，反相相连可以实现信号相减；八个晶体管的基极分为四组，两两相连后与输入端相连。信号加减电路由相同的器件组成，即可以在单一器件工艺下实现信号加减，避免了信号的失真。利用差分电路可以有效的抑制共模噪声，提高电路精度。可见，本申请有利于提高信号加减电路的输出摆幅，避免输出信号失真。

附图说明

为了更清楚的说明本实用新型实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例所提供的信号加减电路的一种具体实施方式的示意图；

图2为本实用新型实施例所提供的由16个晶体管组成的信号加减电路的一种具体实施方式的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和具体实施方式对本实用新型作进一步的详细说明。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参见图1，图1为本实用新型实施例所提供的信号加减电路的一种具体实施方式的示意图，该电路包括由相同类型的晶体管组成的差分电路、第一偏置电源以及第二偏置电源。

需要说明的是，图1中的Q1晶体管可以对应下文中的第一晶体管，Q2晶体管可以对应下文中的第二晶体管，Q3晶体管可以对应下文中的第三晶体管，Q4晶体管可以对应下文中的第四晶体管，Q5晶体管可以对应下文中的第五晶体管，Q6晶体管可以对应下文中的第六晶体管，Q7晶体管可以对应下文中的第七晶体管，Q8晶体管可以对应下文中的第八晶体管。图1中的信号一正向输入端可以是指下文的第一输入信号正向输入端，信号一反向输入端可以是指下文的第一输入信号反向输入端，信号二正向输入端可以是指下文的第二输入信号正向输入端，信号二反向输入端可以是指下文的第二输入信号反向输入端。

图1中的信号一加信号二正端可以是指下文的第一输出端，信号一加信号二负端可以是指下文的第二输出端，信号一减信号二负端可以是指下文的第三输出端，信号一减信号二正端可以是指下文的第四输出端。图1中的偏置电流源Is1和Is2可以分别对应上述第一偏置电源和上述第二偏置电源。显而易见地，第一偏置电源和第二偏置电源还可以为其它类型的偏置电源，在此不作具体限定。

上述差分电路中的第一晶体管的基极和第二晶体管的基极相连后与第一输入信号正向输入端相连，即Q1晶体管和Q2晶体管的输入相同，均为第一信号正端。第三晶体管的基极和第四晶体管的基极相连后与第一输入信号负向输入端相连，即Q3和Q4的输入相同，均为第一信号负端。第五晶体管的基极和第六晶体管的基极相连后与第二输入信号正向输入端相连，即Q5晶体管和Q6晶体管的输入相同，均为第二信号正端。第七晶体管的基极和第八晶体管的基极相连后与第二输入信号负向输入端相连，即Q7晶体管和Q8晶体管的输入相同，均为第二信号负端。

上述第一晶体管的集电极和第五晶体管的集电极相连后与第一输出端相连，即通过同相的第一输入信号和第二输入信号，以实现信号的叠加，其输出信号为正；上述第四晶体管的集电极和所述第八晶体管的集电极相连后与第二输出端相连，即通过同相的第一输入信号和第二输入信号，以实现信号的叠加，其输出信号为负。

上述第二晶体管的集电极和第七晶体管的集电极相连后与第三输出端相连，即通过反相的第一输入信号和第二输入信号，以实现信号的相减，其输出信号为负；上述第三晶体管的集电极和第六晶体管的集电极相连后与第四输出端相连，即通过反相的第一输入信号和第二输入信号，以实现信号的相减，其输出信号为正；

第一晶体管、第二晶体管、第三晶体管以及第四晶体管的发射极与Is1相连，第五晶体管、第六晶体管、第七晶体管以及第八晶体管的发射极与Is2相连，即偏置电流源可以为晶体管提供偏置电流。Is1和Is2均接地。

为了提高电路的输出阻抗以及频率特性，可以在各个输出端之间增加相应的阻抗模块，故信号加减电路还可以包括第一阻抗模块、第二阻抗模块、第三阻抗模块以及第四阻抗模块。

其中，第一阻抗模块的第一端与第一晶体管的集电极相连，第二端与第一输出端相连，第三端与第五晶体管的集电极相连；第二阻抗模块的第一端与第二晶体管的集电极相连，第二端与第四输出端相连，第三端与第七晶体管的集电极相连；第三阻抗模块的第一端与第三晶体管的集电极相连，第二端与第三输出端相连，第三端与第六晶体管相连；第四阻抗模块的第一端与第四晶体管的集电极相连，第二端与第二输出端相连，第三端与第八晶体管相连；

第一阻抗模块、第二阻抗模块、第三阻抗模块以及第四阻抗模块均包含2n个所述晶体管，n为正整数。

可以理解的是，上述阻抗模块中晶体管的基极均可以与偏置电源相连，以使偏置电源为晶体管提供偏置电压。

需要说明的是，上述阻抗模块内的晶体管与上述晶体管可以是同一类型的。模块的第一端可以是指晶体管的发射极，第二端可以是指两个晶体管的集电极的公共端，而第三端可以是指另一个晶体管的发射极。例如，当阻抗模块内均包括2个晶体管时，对于第一阻抗模块来说，以靠近第一晶体管的定义为第一个晶体管，依次排序。则第一端指的是第一晶体管的发射极，而第二端指的是第一个晶体管和第二个晶体管的集电极相连后的公共端，第三端指的是第二晶体管的发射极。其它模块内的晶体管的连接情况依次类推，在此不再赘述。

为了电路的完整性，还可以使第一输出端、第二输出端、第三输出端以及第四输出端均与相应负载的一端相连，而负载的另一端均与第三电源相连。上述第三电源可以是指电压源，例如Vcc。当然，输出端与负载相连与否，并不影响本实用新型实施例的实现。

可以理解的是，上文以及下文提及的相同类型的晶体管可以是指用于组成信号加减电路的晶体管的类型为同一种，例如，全部晶体管可以为NPN型三级管，也可以为PNP型三级管，还可以为N沟道场效应晶体管或P沟道场效应晶体管。当然，晶体管还可以为其它类型，并不限于上述所提及的。

本实用新型实施所提供的信号加减电路，包括由相同类型的晶体管组成的差分电路、第一偏置电源以及第二偏置电源，通过信号的同相相连可以实现信号相加，信号的反相相连可以实现信号相减。信号加减电路由相同的器件组成，即可以在单一器件工艺下实现信号加减，避免了信号的失真。利用差分电路可以有效的抑制共模噪声，提高电路精度。可见，该电路有利于提高信号加减电路的输出摆幅，避免输出信号失真。

为了提高信号加减电路的输出阻抗和频率特性，可以在原来电路上增加8个或者是8的整数倍个的晶体管。

下面将对由16个晶体管组成的信号加减电路进行介绍，请参见图2，图2为本实用新型实施例所提供的由16个晶体管组成的信号加减电路的一种具体实施方式的示意图。

在上述实施例基础上，当n等于1时，上述信号加减电路还可以包括8个相同类型的晶体管。

第一阻抗模块包含Q9晶体管和Q13晶体管，第二阻抗模块包含Q10晶体管和Q15晶体管，第三阻抗模块包含Q11晶体管和Q14晶体管，第四阻抗模块包含Q12晶体管和Q16晶体管。

新增的8个晶体管的连接关系可以具体为：Q1晶体管的集电极与Q9晶体管的发射极相连，Q9晶体管的集电极和Q13晶体管的集电极相连后与第一输出端相连，Q13的发射极与Q5晶体管的集电极相连。

Q4晶体管的集电极与Q12晶体管的发射极相连，Q12晶体管的集电极和Q16晶体管的集电极相连后与所述第二输出端相连，Q16晶体管的发射极与Q8晶体管的集电极相连。

Q2晶体管的集电极和Q10晶体管的发射极相连，Q10晶体管的集电极与Q15晶体管的集电极相连后与第三输出端相连，Q15晶体管的发射极与Q7晶体管的集电极相连。

Q3晶体管的集电极和Q11晶体管的发射极相连，Q11晶体管的集电极与Q14晶体管的集电极相连后与第四输出端相连，Q14晶体管的发射极与Q6晶体管的集电极相连。

Q9晶体管、Q10晶体管、Q11晶体管以及Q12晶体的基极均与第一电源相连，第一电源可以为电压源；Q13晶体管、Q14晶体管、Q15晶体管以及Q16晶体的基极均与第二电源相连，第二电源可以为电压源。

需要说明的是，还可以利用其它器件来实现增加输出阻抗和提高频率特性的目的，例如利用电阻等器件，在此不作具体限定。

本实用新型实施例所提供的信号加减电路，在基本的信号加减电路的基础上，增加一定数量的同一类型的晶体管，以增加信号加减电路的输出阻抗和频率特性。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

以上对本实用新型所提供的信号加减电路进行了详细介绍。本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。