混合驱动电路的制作方法

本发明有关一种混合驱动电路，特别涉及一种驱动不同特性晶体管的混合驱动电路。

背景技术：

在电力电子的领域中，绝缘栅双极晶体管(insulatedgatebipolartransistor；igbt)与金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor；mosfet)为常见的功率开关元件。若是考虑切换频率，绝缘栅双极晶体管通常适用于20khz以下的开关电路，而切换频率若是在20khz以上通常是利用金属氧化物半导体场效晶体管作为开关电路。

以切换频率作为功率开关元件的选择，其主要原因是不同开关元件特性对于效率的影响。具体而言，绝缘栅双极晶体管的导通损失(conductionlosses)较低，切换损失(switchinglosses)较高。其利用在高频切换时，较高的切换损失会消耗较多的功率(金属氧化物半导体场效晶体管恰巧相反)，造成效率的低落。但是，在开关电路的设计中，大多仅选择单一种类的功率开关元件。为了缩小电路体积，更高的切换频率已是趋势，然而单一特性的功率元件并无法有效降低功率损耗。

所以，如何设计出一种混合驱动电路驱动不同特性的功率开关元件，兼具两种功率开关元件的优点，乃为本公开发明人所欲行研究的一大课题。

技术实现要素：

为了解决上述问题，本发明提供一种混合驱动电路，以克服现有技术的问题。因此，本发明混合驱动电路，根据输入信号驱动并联耦接的第一特性晶体管与第二特性晶体管，混合驱动电路包括：第一支路与第二支路，第一支路包括：第一导通路径，根据输入信号的上升沿导通第一特性晶体管。及第一关断路径，根据输入信号的下降沿关断第一特性晶体管。第二支路，包括：第二导通路径，根据上升沿导通第二特性晶体管。及第二关断路径，根据下降沿关断第二特性晶体管。其中，第一导通路径与第二导通路径产生第一延迟时间，第一延迟时间使第一特性晶体管延后导通；第一关断路径与第二关断路径产生第二延迟时间，第二延迟时间使第二特性晶体管延后关断。

为了能更进一步了解本发明为实现预定目的所采取的技术、手段及技术效果，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得一深入且具体的了解，然而附图仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1为本发明混合驱动电路第一实施例的电路方框示意图；

图2a为本发明混合驱动电路导通绝缘栅双极晶体管与金属氧化物半导体场效晶体管的波形示意图；

图2b为本发明混合驱动电路关断绝缘栅双极晶体管与金属氧化物半导体场效晶体管的波形示意图；

图3a为本发明混合驱动电路导通绝缘栅双极晶体管与金属氧化物半导体场效晶体管的导通路径示意图；

图3b为本发明混合驱动电路导通绝缘栅双极晶体管与金属氧化物半导体场效晶体管的关断路径示意图；

图4为本发明混合驱动电路第二实施例的电路方框示意图；

图5a为本发明具有光耦驱动模块的混合驱动电路第一实施例的方框示意图；

图5b为本发明具有光耦驱动模块的混合驱动电路第二实施例的方框示意图；

图6为本发明光耦驱动模块的电路方框示意图；及

图7为本发明斜率调整电路的电路方框示意图。

附图标记说明：

100、100’…混合驱动电路

10、10’…第一支路

pc1…第一导通路径

ps1…第一关断路径

20、20’…第二支路

pc2…第二导通路径

ps2…第二关断路径

202…放电电路

30、30’…光耦驱动模块

302…第一光耦驱动电路

302-1…第一光耦驱动器

302-2、302-2’…第一斜率调整电路

304…第二光耦驱动电路

304-1…第二光耦驱动器

304-2、304-2’…第二斜率调整电路

306…光耦合单元

308…驱动单元

200…控制器

300…绝缘栅双极晶体管

400…金属氧化物半导体场效晶体管

r1～r9…第一电阻～第九电阻

rs1、rs2…斜率调整电阻

d1～d7…第一二极管～第七二极管

c1～c3…第一电容～第三电容

sin…输入信号

vcc…驱动电压

vee…参考地电压

(i)～(ii)…波形

具体实施方式

兹有关本发明的技术内容及详细说明，配合附图说明如下：

请参阅图1为本发明混合驱动电路第一实施例的电路方框示意图。混合驱动电路100从控制器200接收输入信号sin，且根据输入信号sin驱动并联耦接的第一特性晶体管与第二特性晶体管。为了方便说明，第一特性晶体管此处以绝缘栅双极晶体管300为例，第二特性晶体管此处以金属氧化物半导体场效晶体管400为例，但不限定于此，例如，第二特性晶体管亦可为碳化硅金属氧化物半导体场效晶体管(sic-mosfet)或氮化镓(galliumnitride)等不同特性的功率半导体元件。混合驱动电路100包括第一支路10与第二支路20，且第一支路10耦接绝缘栅双极晶体管300，第二支路20耦接金属氧化物半导体场效晶体管400。第一支路10包括串联耦接的第一二极管d1与第一电阻r1、串联耦接的第二二极管d2与第二电阻r2，第一二极管d1的阳极与第二二极管d2的阴极耦接输入信号sin，且第一电阻r1与第二电阻r2耦接绝缘栅双极晶体管300，第一二极管d1与第二二极管d2设置为不同的电流导通方向，此处方向表示流入晶体管或流出的方向。

第二支路20包括串联耦接的第三二极管d3与第三电阻r3，以及放电电路202。放电电路202耦接第三二极管d3、第三电阻r3及输入信号sin，且包括第四电阻r4、第一电容c1、第五电阻r5及第四二极管d4。第四电阻r4的一端耦接第三二极管d3与第三电阻r3之间，第四电阻r4的另一端耦接第一电容c1的一端，且第一电容c1的另一端耦接接地点。第五电阻r5的一端耦接第四电阻r4与第一电容c1之间，且第五电阻r5的另一端耦接第四二极管d4的阳极。第三二极管d3的阳极与第四二极管d4的阴极耦接输入信号sin，且第三电阻r3耦接金属氧化物半导体场效晶体管400，同样的，第三二极管d3与第四二极管d4设置为不同的电流导通方向。

具体而言，第一二极管d1与第一电阻r1构成第一导通路径，且第一导通路径根据输入信号sin的上升沿导通绝缘栅双极晶体管300。第二二极管d2与第二电阻r2构成第一关断路径，第一关断路径根据输入信号sin的下降沿关断绝缘栅双极晶体管300。第三二极管d3与第三电阻r3构成第二导通路径，且第二导通路径根据输入信号sin的上升沿导通金属氧化物半导体场效晶体管400。第三电阻r3、第四电阻r4、第五电阻r5及第四二极管d4构成第二关断路径，且第二关断路径根据输入信号sin的下降沿关断金属氧化物半导体场效晶体管400。

请参阅图2a为本发明混合驱动电路导通绝缘栅双极晶体管与金属氧化物半导体场效晶体管的波形示意图、图2b为本发明混合驱动电路关断绝缘栅双极晶体管与金属氧化物半导体场效晶体管的波形示意图，复配合参阅图1，且反复参阅图2a～2b。由于绝缘栅双极晶体管300的导通损失较金属氧化物半导体场效晶体管400低，但是切换损失较金属氧化物半导体场效晶体管400高，因此在输入信号sin的上升沿时，金属氧化物半导体场效晶体管400能够比绝缘栅双极晶体管300还要快导通，可以有效地降低切换损失。反之，在输入信号sin的下降沿时，金属氧化物半导体场效晶体管400能够比绝缘栅双极晶体管300还要慢关断，也可以有效地降低切换损失。为方便说明，于本发明的一实施例中，金属氧化物半导体场效晶体管400的波形以虚线表示，且绝缘栅双极晶体管300的波形以实线表示。

具体而言，本发明的混合驱动电路100的主要目的在于，如何有效率的将金属氧化物半导体场效晶体管400提前导通且延后关断，使得金属氧化物半导体场效晶体管400导通，但绝缘栅双极晶体管300尚未导通时(如图2a所示)，电流仅能流过切换损失较低的金属氧化物半导体场效晶体管400，以有效地降低切换损失。值得一提，如图2b所示，绝缘栅双极晶体管300先关断时的操作同理，在此不再加以赘述。如图2a～2b所示，在金属氧化物半导体场效晶体管400与绝缘栅双极晶体管300皆导通时，由于绝缘栅双极晶体管300的导通阻抗较低，使得大部分的电流流过绝缘栅双极晶体管300，且仅有少部分的电流流过金属氧化物半导体场效晶体管400，因此可以有效地降低导通损失。为此，混合驱动电路100需控制绝缘栅双极晶体管300与金属氧化物半导体场效晶体管400的导通与关断时间。

请参阅图3a为本发明混合驱动电路导通绝缘栅双极晶体管与金属氧化物半导体场效晶体管的导通路径示意图，复配合参阅图1～2b。混合驱动电路100的第一导通路径pc1导通绝缘栅双极晶体管300，且第二导通路径pc2导通金属氧化物半导体场效晶体管400。由于金属氧化物半导体场效晶体管400导通的时点必须快于绝缘栅双极晶体管300，因此第一电阻r1的电阻值需设计大于第三电阻r3的电阻值(例如但不限于，第一电阻r1为70欧姆、第三电阻r3为40欧姆)，使得第一电阻r1与绝缘栅双极晶体管300中的寄生电容所构成的rc电路的时间常数大，充电时间较长(相较于第三电阻r3与金属氧化物半导体场效晶体管400中的寄生电容(以虚线电容表示)所构成的rc电路的时间常数)。由于充电时间的差异，使得第一导通路径pc1导通绝缘栅双极晶体管300与第二导通路径pc2导通金属氧化物半导体场效晶体管400之间产生第一延迟时间，以提供如图2a所示的导通顺序。值得一提，于本发明的一实施例中，充电时间除了调整第一电阻r1或第三电阻r3的电阻值外，也可通过选择绝缘栅双极晶体管300或金属氧化物半导体场效晶体管400的寄生电容的电容值来进行调整。

请参阅图3b为本发明混合驱动电路导通绝缘栅双极晶体管与金属氧化物半导体场效晶体管的关断路径示意图，复配合参阅图1～2b。混合驱动电路100的第一关断路径ps1关断绝缘栅双极晶体管300，且第二关断路径ps2关断金属氧化物半导体场效晶体管400。由于金属氧化物半导体场效晶体管400关断的时点必须慢于绝缘栅双极晶体管300，因此第三电阻r3、第四电阻r4及第五电阻r5总和的电阻值需设计大于第二电阻r2的电阻值(例如但不限于，第三电阻r3为40欧姆、第四电阻r4为40欧姆、第五电阻r5为50欧姆及第二电阻r2为50欧姆)，使得绝缘栅双极晶体管300在关断时，仅经过单一个电阻值较小的第二电阻r2放电，放电时间较短。但是，由于第三电阻r3、第四电阻r4、第五电阻r5与第一电容c1所构成的rc电路的时间常数大，放电时间较长(相较于第二电阻r2与绝缘栅双极晶体管300的时间常数)。由于放电时间的差异，使得第一关断路径ps1关断绝缘栅双极晶体管300与第二关断路径ps2关断金属氧化物半导体场效晶体管400之间产生第二延迟时间，以提供如图2b所示的关断顺序。值得一提，于本发明的一实施例中，放电时间除了调整第二电阻r2或第三电阻r3、第四电阻r4或第五电阻r5的电阻值外，也可通过选择绝缘栅双极晶体管300、金属氧化物半导体场效晶体管400的寄生电容(以虚线电容表示)或第一电容c1的电容值来调整。

请参阅图4为本发明混合驱动电路第二实施例的电路方框示意图，复配合参阅图1～3b。混合驱动电路100’包括第一支路10’与第二支路20’，且第一支路10’耦接绝缘栅双极晶体管300，第二支路20’耦接金属氧化物半导体场效晶体管400。第一支路10’包括第五二极管d5、第六电阻r6及第二电容c2，且第五二极管d5的阴极耦接输入信号sin，第五二极管d5的阳极耦接绝缘栅双极晶体管300。第六电阻r6并联耦接第五二极管d5，且第二电容c2的一端耦接第五二极管d5、第六电阻r6及绝缘栅双极晶体管300，第二电容c2的另一端耦接接地点。第二支路20’包括第六二极管d6、第七电阻r7及第三电容c3，且第六二极管d6的阳极耦接输入信号sin，第六二极管d6的阴极耦接金属氧化物半导体场效晶体管400，第五二极管d5与第六二极管d6设置为不同的电流导通方向。第七电阻r7并联耦接第六二极管d6，且第三电容c3的一端耦接第六二极管d6、第七电阻r7及金属氧化物半导体场效晶体管400，第三电容c3的另一端耦接接地点。

具体而言，第六电阻r6为第一导通路径，且第五二极管d5为第一关断路径。第六二极管d6为第二导通路径，且第七电阻r7为第二关断路径。在绝缘栅双极晶体管300与金属氧化物半导体场效晶体管400导通时，第六电阻r6与第二电容c2构成rc电路，且输入信号sin的上升沿直接对第三电容c3充电。因此，第六电阻r6与第二电容c2构成rc电路的充电时间较第三电容c3的充电时间长。由于充电时间的差异，使得第一导通路径导通绝缘栅双极晶体管300与第二导通路径导通金属氧化物半导体场效晶体管400之间产生第一延迟时间，以提供如图2a所示的导通顺序。值得一提，于本发明的一实施例中，充电时间除了调整电阻值外，也可调整电容值。

在绝缘栅双极晶体管300与金属氧化物半导体场效晶体管400关断时，第七电阻r7与第三电容c3构成rc电路，且第二电容c2直接放电。因此，第七电阻r7与第三电容c3构成rc电路的放电时间较第二电容c2的放电时间长。由于放电时间的差异，使得第一关断路径关断绝缘栅双极晶体管300与第二关断路径关断金属氧化物半导体场效晶体管400之间产生第二延迟时间，以提供如图2b所示的关断顺序。值得一提，于本发明的一实施例中，放电时间除了调整电阻值外，也可调整电容值。

请参阅图5a为本发明具有光耦驱动模块的混合驱动电路第一实施例的方框示意图，复配合参阅图1～4。当驱动电路需要隔离时，会使用隔离元件，其中可能包括光耦合式、电容式或磁性耦合式等元件。为了方便说明，以下以光耦合式为例，混合驱动电路100包括光耦驱动模块30，光耦驱动模块30耦接第一支路10、第二支路20、绝缘栅双极晶体管300及金属氧化物半导体场效晶体管400之间，且光耦驱动模块30包括第一光耦驱动电路302与第二光耦驱动电路304。第一光耦驱动电路302包括第一光耦驱动器302-1与第一斜率调整电路302-2，第一光耦驱动器302-1耦接第一支路10，且第一斜率调整电路302-2耦接第一光耦驱动器302-1与绝缘栅双极晶体管300。第二光耦驱动电路304包括第二光耦驱动器304-1与第二斜率调整电路304-2，第二光耦驱动器304-1耦接第二支路20，且第二斜率调整电路304-2耦接第二光耦驱动器304-1与金属氧化物半导体场效晶体管400。

具体而言，第一光耦驱动电路302根据第一支路10所提供的信号而提供第一驱动信号至绝缘栅双极晶体管300，且第二光耦驱动电路304根据第二支路20所提供的信号而提供第二驱动信号至金属氧化物半导体场效晶体管400。由于第一光耦驱动器302-1与第二光耦驱动器304-1具有上升沿上升到触发点而触发为高电平信号，且下降沿下降到触发点而触发为低电平信号的特性，因此，图2a与图2b中，具有斜率的波形经过第一光耦驱动器302-1与第二光耦驱动器304-1后，在a点所得到的第一驱动信号或第二驱动信号成为接近方波的波形(i)，如此可以实现控制绝缘栅双极晶体管300金属氧化物半导体场效晶体管400的延迟时间，且不会使开与关的过程持续过长而造成过多的损耗。但是，接近方波的波形(i)具有陡峭的上升沿与下降沿，因此会产生较高的电磁干扰(emi)，因此，可利用第一斜率调整电路302-2与第二斜率调整电路304-2略为调缓波形(i)的上升沿与下降沿的斜率，以在b点所得到的第一驱动信号或第二驱动信号成为梯形波的波形(ii)。其中，如图5a所示，第一斜率调整电路302-2、第二斜率调整电路304-2可以为斜率调整电阻rs1、rs2，利用电阻提供电阻值的特性，将具有陡峭的上升沿与下降沿的波形(i)调整为缓升的上升沿与缓降的下降沿的波形(ii)。

请参阅图5b为本发明具有光耦驱动模块的混合驱动电路第二实施例的方框示意图，复配合参阅图1～5a。本实施例与图5a的第一实施例的差异在于，光耦驱动模块30’耦接输入信号sin、第一支路10、第二支路20。输入信号sin经过第一光耦驱动器302-1与第二光耦驱动器304-1后，因为输入信号sin相同，在a点所得到的信号基本上会相同，再分别经过第一支路10、第二支路20实现延迟效果。具体而言，图5a与5b光耦驱动模块30设置位置的差异在于，由于第一光耦驱动器302-1与第二光耦驱动器304-1导通或关断的切换时间较快，光耦驱动模块30设置在图5a的位置时，可产生延迟时间且不会使开与关的过程拉长，如此可以减少不必要的损耗。因此，光耦驱动模块30设置在图5a的位置较佳，较能降低整体电路的损耗。

请参阅图6为本发明光耦驱动模块的电路方框示意图，复配合参阅图1～5b。第一光耦驱动器302-1与第二光耦驱动器304-1包括光耦合单元306与驱动单元308。以图5a的电路结构与连接关为例，光耦合单元306根据一上升沿第一触发点时，提供高电平信号，且根据一下降沿下降至第二触发点时，提供低电平信号。具体而言，由于光耦合单元306的输出具有切换速度快的特性，因此当上升沿的电压值逐渐提升至触发点的电压值时，光耦合单元306即迅速地切换导通(下降沿亦同)。因此，光耦合单元306可将缓升或缓降的波形调整成具有陡峭的上升或下降的波形。但是，由于光耦合单元306需上升沿或下降沿到达触发点时，才切换导通或切换截止。因此，光耦合单元306同时也会造成输入波形与输出波形些微的延迟。

其中，vcc为驱动电压，且vee为参考地电压。由于光耦合单元306所提供高电平信号并未有足够的驱动电压vcc足以驱动绝缘栅双极晶体管300或金属氧化物半导体场效晶体管400，因此必须利用驱动单元308提供驱动电压vcc来驱动绝缘栅双极晶体管300或金属氧化物半导体场效晶体管400。当光耦合单元306所提供的信号为高电平信号时，驱动单元308根据高电平信号而提供驱动电压vcc，以导通绝缘栅双极晶体管300或金属氧化物半导体场效晶体管400。然后，当光耦合单元306所提供的信号为低电平信号时，驱动单元308根据低电平信号而不提供驱动电压vcc，以关断绝缘栅双极晶体管300或金属氧化物半导体场效晶体管400。值得一提，本发明的一实施例中，第一光耦驱动器302-1与第二光耦驱动器304-1是以惠普出厂的光耦驱动器hcpl-3120为例，但不以此为限。换言之，第一光耦驱动器302-1与第二光耦驱动器304-1皆可利用技术效果相同的光耦驱动器或其它隔离型驱动器替代。

请参阅图7为本发明斜率调整电路的电路方框示意图，复配合参阅图1～6。图5a所示的第一斜率调整电路302-2、第二斜率调整电路304-2为斜率调整电阻rs1、rs2，且可同时调整波形(i)的上升沿与下降沿的斜率。虽然其电路结构较为简单，但是并无法分别且独立地调整上升沿的斜率与下降沿的斜率。而图7实施例中的斜率调整电路302-2’、304-2’可分别且独立地调整上升沿的斜率与下降沿的斜率。具体而言，第一斜率调整电路302-2’、第二斜率调整电路304-2’包括第八电阻r8、第七二极管d7及第九电阻r9。第七二极管d7的阴极串联耦接第八电阻r8，第九电阻r9并联耦接第八电阻r8与第七二极管d7，且第九电阻r9耦接第七二极管d7的阳极。第一驱动信号或第二驱动信号上升沿的路径，是流过第九电阻r9，且第一驱动信号或第二驱动信号下降沿的路径，是流过第八电阻r8与第七二极管d7。当第一驱动信号或第二驱动信号在上升沿时，第九电阻r9调缓第一上升沿或第二上升沿的斜率，且当第一驱动信号或第二驱动信号在下降沿时，第八电阻r8调缓第一下降沿或第二下降沿的斜率。

进一步而言，由于第九电阻r9与第八电阻r8可分别且独立地调整上升沿的斜率与下降沿的斜率，因此，设计者可根据切换损失与电磁干扰的双重因素考量，选择合适的上升沿的斜率与下降沿的斜率。意即，第九电阻r9与第八电阻r8的电阻值可因应最佳化设计而不相同。

而，以上所述，仅为本发明优选具体实施例的详细说明与附图，而本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以下述的权利要求为准，凡合于本发明权利要求的构思与其类似变化的实施例，皆应包括于本发明的范围中，任何本领域技术人员在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在以下本公开的权利要求。