一种76～81GHz的CMOS全集成功率放大器的制作方法

本发明属于毫米波集成电路设计的
技术领域：
，涉及一种基于55nmcmos工艺，工作于76～81ghz的全集成功率放大器，可用于5g毫米波汽车雷达收发机系统。
背景技术：
：随着经济的迅速发展，我国汽车的数量剧增，交通安全已经成为了一个非常严峻的社会问题。如何提高汽车的安全措施是一个世界各国都在研究的一个课题。而汽车雷达对提高汽车行驶的安全性，尤其对于近几年发展的无人驾驶技术来说非常重要。其中毫米波雷达以其探测距离远、反应快、受气候影响小、目标识别能力强等特征，现已逐渐成为现代汽车雷达研发的重要方向。目前，77.5-78ghz被划分为无线电定位服务，以支持毫米波雷达的发展，这使得整个76-81ghz频段都可用于车载雷达系统。该频段车载雷达带宽更大、分辨率更高、抗干扰能力强，且设备体积更小，更便于在车辆上安装和部署，而在汽车毫米波雷达中，占据收发机主要功耗的功率放大器的设计就极为重要。随着半导体工艺器件的发展，cmos工艺特征尺寸不断地减小，晶体管特征频率ft和单位增益频率fmax逐渐变大，这使得硅基毫米波集成电路得以实现。由于cmos工艺具有集成度高、成本低，容易实现大规模部署等特征，现已逐渐成为毫米波电路设计的主流工艺。技术实现要素：本发明的目的是提出一种基于55nmcmos工艺技术，工作频段为76～81ghz的全集成功率放大器。实现本发明目的的具体技术方案是：一种76～81ghz的cmos全集成功率放大器，由mosfet器件和无源器件相结合组成的电路，电路结构由输入变压器、驱动级电路、级间变压器、功率级电路和输出变压器组成。设计了具有高q值的全集成串联匹配电感和并联谐振电感，用于共源共栅级间匹配来提高功率放大器的op1db；采用共栅管短路技术将伪差分结构中共栅管m3和m4的栅极相接，为差分信号创造出了一个良好的交流地提升了电路的输出功率。其具体形式为：单端信号输入端rfin与输入变压器tin初级线圈一端相连，输入变压器tin初级线圈的另一端接地；输入变压器tin次级线圈的几何中心位置与第一偏置电压vb1相连，输入变压器tin次级线圈的一端与第一晶体管m1的栅端相连，输入变压器tin次级线圈的另一端与第二晶体管m2的栅端相连；第一晶体管m1的栅极与第一电容c1的一端相接，第一电容c1的另一端与第二晶体管m2的漏极相接；第二晶体管m2的栅极与第二电容c2的一端相接，第二电容c2的另一端与第一晶体管m1的漏极相接；第一晶体管m1的源极和第二晶体管m2的源极相连共同接地；电感lm3的一端与第一晶体管m1的漏极相接，电感lm3的另一端与第二晶体管m2的漏极相接；电感lm1的一端与第一晶体管m1的漏极相接，电感lm1的另一端与第三晶体管m3的源极相接；电感lm2的一端与第二晶体管m2的漏极相接，电感lm2的另一端与第四晶体管m4的源极相接；第三晶体管m3的栅极接在第一电阻r1的一端，同时与第四晶体管的栅极相接，第一电阻r1的另一端与第二偏置电压vb2相接；第四晶体管m4的栅极接在第二电阻r2的一端，同时与第三晶体管栅极相接，第二电阻r2的另一端与第二偏置电压vb2相接；第三晶体管m3的漏极与级间变压器tm初级线圈的一端相接，级间变压器tm初级线圈的另一端与第四晶体管m4的漏极相接；级间变压器tm初级线圈的几何中心位置与电源电压avdd相连；级间变压器tm次级线圈一端与第五晶体管m5的栅极相接，级间变压器tm次级线圈的另一端与第六晶体管m6的栅极相接；级间变压器tm次级线圈的几何中心位置与第三偏置电压vb3相接；第五晶体管m5的栅极与第三电容c3的一端相接，第三电容c3的另一端与第六晶体管m6的漏极相接；第六晶体管m6的栅极与第四电容c4的一端相接，第四电容c4的另一端与第五晶体管m5的漏极相接；第五晶体管m5的源极和第六晶体管m6的源极相连共同接地；电感lm6的一端与第五晶体管m5的漏极相接，电感lm6的另一端与第六晶体管m6的漏极相接；电感lm4的一端与第五晶体管m5的漏极相接，电感lm4的另一端与第七晶体管m7的源极相接；电感lm5的一端与第六晶体管m6的漏极相接，电感lm5的另一端与第八晶体管m8的源极相接；第七晶体管m7的栅极接在第三电阻r3的一端，同时与第八晶体管的栅极相接，第三电阻r3的另一端与第四偏置电压vb4相接；第八晶体管的栅极接在第四电阻r4的一端，同时与第七晶体管栅极相接，第四电阻r4的另一端与第四偏置电压vb4相接；第七晶体管m7的漏极与输出变压器to初级线圈的一端相接，输出变压器to初级线圈的另一端与第八晶体管m8的漏极相接；输出变压器to初级线圈的几何中心位置与电源电压avdd相连；输出变压器to次级线圈的一端接单端信号输出端rfout，输出变压器to次级线圈的另一端接地。本发明的优点在于：1)采用自建模高q值全集成电感用于共源共栅级间匹配本发明设计了高q值全集成电感，在共源管与共栅管之间引入串联匹配电感和并联谐振电感，即在共源共栅级间(m1和m3之间)插入串联匹配电感lm1，lm2，和并联谐振电感lm3组成一个匹配网络以实现差分共源管(m1)漏端阻抗与共栅管(m3)源端阻抗之间的匹配，功率放大器的输出1db压缩点(op1db)提升了2dbm。设计的全集成电感lm1、lm2和lm3的q值分别为29、29和18，高于传统的片外电感。2)共栅管短路方法在毫米波电路设计中，采用共源共栅结构通常可以实现较高的最大稳定性增益，然而实际电路设计中，共栅管栅端阻抗存在负阻，会引起电路振荡，通常需要接正的偏置电阻r来消除这一问题，然而使用较大的电阻会减小输出电流。本发明采用共栅管短路方法，即将伪差分结构中共栅管m3和m4的栅极相接，为差分信号创造出了一个良好的交流地，这样偏置电阻的阻值不会影响电路的增益。在78ghz处，使用共栅极短路技术可以使最大稳定性增益提升10.7db。附图说明图1为本发明电路图。具体实施方式以下结合附图及实施例对本发明进行详细描述。实施例参阅图1，通过对mosfet仿真结果的比较总结，得出了mosfet的最佳静态工作点，在晶体管栅源之间的电压为0.75v的条件下ft为162ghz。构建差分级共源共栅电路，取共源管栅极偏置电压vb1＝0.75v，电源电压avdd＝2.5v，为了使晶体管偏置在ab类，取共栅管的偏置稍低于电源电压vb2＝1.9v，借助ads软件中的负载牵引技术(loadpull)进行前仿真，初步得到晶体管m5、m6、m7和m8的最优尺寸。第一晶体管m1的尺寸和第二晶体管m2的尺寸一样；第三晶体管m3的尺寸和第四晶体管m4的尺寸一样。第五晶体管m5的尺寸和第六晶体管m6的尺寸一样；第七晶体管m7的尺寸和第八晶体管m8的尺寸一样。将第二电阻r2的阻值设为5k欧姆。驱动级晶体管m1、m2、m3、m4的尺寸需要根据仿真结果来确定，尺寸过大会使功率级输出饱和，尺寸偏小会使电路输出增益不够。第一电阻r1的阻值与第二电阻r2的阻值一样。级间匹配电感的感值大小需要根据功率放大器的op1db仿真来确定。中和电容的容值需要根据电路的最大稳定性增益和稳定因子kf的仿真来确定。本实施例所有器件尺寸见表1。表1器件名尺寸器件名尺寸m10.06μm*1μm*48l145phm20.06μm*1μm*48l299phm30.06μm*1μm*48l3234phm40.06μm*1μm*48l466phm50.06μm*1μm*76l5135phm60.06μm*1μm*76l6100phm70.06μm*1μm*76lm1110phm80.06μm*1μm*76lm2110phr15kωlm3200phr25kωlm445phr35kωlm545phr45kωlm6180ph当前第1页12