一种迟滞比较器的制作方法

本实用新型涉及集成电路技术领域，尤其涉及一种迟滞比较器。

背景技术：

比较器常用于对两个或多个数据项进行比较，以确定它们是否相等，或确定它们之间的大小关系及排列顺序。比较器是将一个模拟电压信号与一个基准电压相比较的电路，比较器的两路输入为模拟信号，输出则为二进制信号0或1，当输入电压的差值增大或减小且正负符号不变时，其输出保持恒定。目前，常用的单限比较器电路，其灵敏度很高，但抗干扰性能较差，若输入信号在门限附近有轻微的抖动，都会造成输出电平的频繁跳变。

无滞回比较器输入抖动引起输出的频繁跳变，这是由于比较器是一种工作在开环状态下的运放，所以在输入端的一点抖动都会造成该问题。因此，绝大多数比较器中都设计有滞回电路，通常滞回电压为5mv～10mv；这个内部的滞回可以避免由于输入端的抖动所造成的比较器输出振荡。但如果信号抖动较大，内部滞回将无法起作用。

因此，如何减缓比较器因抖动引起的输出跳变，提升比较器的抗干扰能力成为一个急需解决的问题。

技术实现要素：

本实用新型目的在于提供一种迟滞比较器，以减缓比较器因抖动引起的输出跳变，提升比较器的抗干扰能力。

为实现上述目的，本实用新型提供了一种迟滞比较器，包括：

基准电路、与所述基准电路连接的分压电路、与所述分压电路连接的比较器输出电路、和与所述比较器输出电路连接的正反馈电路。

优选地，所述基准电路包括电阻r201、电阻r202、电阻r212、电阻r211、电阻r216、电阻r215、电容c201和电位器w200；

所述电阻r201的一端分别连接l+和所述电阻r202的一端，所述电阻r201的另一端分别连接所述电阻r202的另一端、所述电阻r211的一端、所述电位器w200的第一端、和所述电阻r212的一端，所述电阻r212的另一端分别连接所述电位器w200的第二端和所述电阻r216的一端，所述电阻r216和所述电位器w200的第三端都接地，所述电阻r211的另一端分别连接所述电阻r215的一端和所述电容c201的一端且该端作为vref端，所述电阻r215的另一端和所述电容c201的另一端都接地。

优选地，所述分压电路包括电阻r200、电阻r203、电阻r208、电阻r213、电阻r214、电容c202和芯片u200；

所述电阻r200的一端连接l+，所述电阻r200的另一端连接所述电阻r203的一端，所述电阻r203的另一端连接所述电阻r208的一端，所述电阻r208的另一端分别连接所述电阻r213的一端、所述电容c202的一端和所述芯片u200的in-引脚，所述r213的另一端、所述电容c202的另一端都接地，所述电阻r214的一端连接所述芯片u200的bal/strb引脚，所述电阻r214的另一端连接所述芯片u200的balance引脚，所述芯片u200的emitout引脚和vcc-引脚都接地。

优选地，所述比较器输出电路包括二极管d200、开关k200a、电阻r204、电阻r205、电阻r206、电阻r207、电阻r208、电阻r210、三极管q200、和电容c200；

所述二极管d200的一端分别连接所述开关k200a的一端和l+，所述二极管d200的另一端分别连接所述开关k200a的另一端、所述电阻r204的一端、所述电阻r205的一端、所述电阻r206的一端、和所述电阻r207的一端，所述电阻r204的另一端分别连接所述电阻r205的另一端、所述电阻r206的另一端、所述电阻r207的另一端和所述三极管q200的集电极且该端作为vout端，所述三极管q200的基极分别连接所述电阻r209的一端和所述电阻r210的一端，所述三极管q200的发射极分别连接所述电阻r210的另一端和所述芯片u200的colout引脚，所述电容c200的一端分别连接所述芯片u200的vcc+引脚和+5v电源，所述电容c200的另一端接地。

优选地，所述正反馈电路包括二极管d201和电阻r217，所述二极管d201的正极为vout端，所述二极管d201的负极连接所述电阻r217的一端，所述电阻r217的另一端连接所述芯片u200的in+引脚。

本实用新型具有以下有益效果：

本实用新型提供的一种迟滞比较器，包括：基准电路、与基准电路连接的分压电路、与分压电路连接的比较器输出电路、和与比较器输出电路连接的正反馈电路。可以减缓比较器因抖动引起的输出跳变，提升比较器的抗干扰能力。

下面将参照附图，对本实用新型作进一步详细的说明。

附图说明

构成本申请的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是本实用新型优选实施例的迟滞比较器结构示意图；

图2是本实用新型优选实施例的迟滞比较器的基本电路拓扑图；

图3是本实用新型优选实施例的基准电路的电路图；

图4是本实用新型优选实施例的分压电路的电路图；

图5是本实用新型优选实施例的比较器输出电路的电路图；

图6是本实用新型优选实施例的正反馈电路的电路图。

具体实施方式

以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。

如图1所示，本实施例提供一种迟滞比较器，包括：基准电路、与基准电路连接的分压电路、与分压电路连接的比较器输出电路、和与比较器输出电路连接的正反馈电路。

上述的迟滞比较器可以减缓比较器因抖动引起的输出跳变，提升比较器的抗干扰能力。

具体地，上述的迟滞比较器的基本电路拓扑图如图2所示，在图2中，假设vin从0开始变化，即比较器输入v-从0开始变化，此时vout＝vcc，当vin变化到大于v+时，vout反转，此时vout＝0。此时的vin即是门限电压uh，然后将vin不断减小，使得v-小于v+时，vout突变，此时的vin即是门限电压ul，而此时vout＝vcc。

根据电压叠加定理，利用二极管的单向导电性，门限电压的计算公式可以简化为如下公式：

v+＝vref＊r2/(r1+r2)+vout＊r1/(r1+r2)；

则门限电压的计算公式为：

uh＝(voh-vdiodes)＊r1/(r1+r2)+vref；

式中，uh为上升门限电压。

ul＝(vol-vdiodes)＊r1/(r1+r2)+vref；

式中，ul为下降门限电压。

δu＝uh-ul。

式中，δu为门限电压值差。

当输出状态发生变化后，只要抖动电压值不超过δu，则输出电压是稳定的；由于反馈的作用这种比较器的门限电压是随输出电压的变化而变化。因此，使得抗干扰能力可以得到大大的增强。

具体地，如图3所示，基准电路包括电阻r201、电阻r202、电阻r212、电阻r211、电阻r216、电阻r215、电容c201和电位器w200；

电阻r201的一端分别连接l+和电阻r202的一端，电阻r201的另一端分别连接电阻r202的另一端、电阻r211的一端、电位器w200的第一端、和电阻r212的一端，电阻r212的另一端分别连接电位器w200的第二端和电阻r216的一端，电阻r216和电位器w200的第三端都接地，电阻r211的另一端分别连接电阻r215的一端和电容c201的一端且该端作为vref端，电阻r215的另一端和电容c201的另一端都接地。

如图4所示，分压电路包括电阻r200、电阻r203、电阻r208、电阻r213、电阻r214、电容c202和芯片u200；

电阻r200的一端连接l+，电阻r200的另一端连接电阻r203的一端，电阻r203的另一端连接电阻r208的一端，电阻r208的另一端分别连接电阻r213的一端、电容c202的一端和芯片u200的in-引脚，r213的另一端、电容c202的另一端都接地，电阻r214的一端连接芯片u200的bal/strb引脚，电阻r214的另一端连接芯片u200的balance引脚，芯片u200的emitout引脚和vcc-引脚都接地。

如图5所示，比较器输出电路包括二极管d200、开关k200a、电阻r204、电阻r205、电阻r206、电阻r207、电阻r208、电阻r210、三极管q200、和电容c200；

二极管d200的一端分别连接开关k200a的一端和l+，二极管d200的另一端分别连接开关k200a的另一端、电阻r204的一端、电阻r205的一端、电阻r206的一端、和电阻r207的一端，电阻r204的另一端分别连接电阻r205的另一端、电阻r206的另一端、电阻r207的另一端和三极管q200的集电极且该端作为vout端，三极管q200的基极分别连接电阻r209的一端和电阻r210的一端，三极管q200的发射极分别连接电阻r210的另一端和芯片u200的colout引脚，电容c200的一端分别连接芯片u200的vcc+引脚和+5v电源，电容c200的另一端接地。

如图6所示，正反馈电路包括二极管d201和电阻r217，二极管d201的正极为vout端，二极管d201的负极连接电阻r217的一端，电阻r217的另一端连接芯片u200的in+引脚。

在实际工作中，l+为电压输入，电压输入之后，一方面经由r201,r202，r212,r216以及稳压管w200等元器具提供迟滞电路基准电压v+，另一方面由r200等电阻分压然后做完输入电压v-进入到电压比较器中进行比较，比较器输出电压经过一个三极管后，从d201,r217反馈回v+,实现了迟滞比较功能。以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。