1.一种用于流水线模数转换器中mdac的输出共模抑制电路，其特征在于：包括两相时钟的共模反馈电路，所述的共模反馈电路分为两部分，两部分共模反馈电路同时工作在两相高电平不交叠时钟下，两相时钟的共模反馈电路连接mdac的运算放大器输出端。
2.根据权利要求1所述用于流水线模数转换器中mdac的输出共模抑制电路，其特征在于：所述共模反馈电路两相高电平不交叠时钟的占空比一致并且均不超过50％。
3.根据权利要求1所述用于流水线模数转换器中mdac的输出共模抑制电路，其特征在于：所述的共模反馈电路包括三条与运算放大器三个输出端相连的并列支路；
其中，每条支路上均设置有第一相不交叠时钟开关φ1和第二相不交叠时钟开关φ2，三条并列支路之间连接开关电容c1和开关电容c2，开关电容c1的两端连接在第一相不交叠时钟开关φ1和第二相不交叠时钟开关φ2之间的相邻两条并列支路上，开关电容c2的两端连接在运算放大器输出端和第二相不交叠时钟开关φ2之间的相邻两条并列支路上。
4.根据权利要求3所述用于流水线模数转换器中mdac的输出共模抑制电路，其特征在于：所述的运算放大器三个输出端同时连接两组结构对称的共模反馈电路。
5.根据权利要求3所述用于流水线模数转换器中mdac的输出共模抑制电路，其特征在于，所述第一相不交叠时钟开关φ1和第二相不交叠时钟开关φ2的电荷计算方式如下：
φ1时刻：q＝(vcm-vb)·c1+(voutp(n-1)-vcmb(n-1))·c2；
φ2时刻：q＝(voutp(n)-vcmb(n))·c1+(voutp(n)-vcmb(n))·c2；
得到：
式中，vcm为运放的输出共摸，vb为运放nmos尾电流源的偏置电压，voutp为运放的正向输出端电压，vcmb为共摸反馈得到的反馈电压。
6.根据权利要求5所述用于流水线模数转换器中mdac的输出共模抑制电路，其特征在于，开关电容共模反馈通过每次电荷转移使vout-vcmb稳定在vcm-vb附近，如下式所示：
当vb取值接近vcm，则vout处于vcmb附近，如此对运算放大器的输出进行了置位操作，在运算放大器不工作时处于共模电平附近，当下一时刻运算放大器开始工作时，输出电压的起始状态就是共模电平。