专利名称：一种新型的共模反馈电路的制作方法
技术领域：
本发明涉及全差分运算放大器技术领域，尤其涉及一种新型的共模反馈电路。
背景技术：
现有技术公开了运算放大器是模拟集成电路中的一个重要模块。与单端输出的运算放大器相比，全差分运算放大器具有更大的输出摆幅和更强的抗干扰能力，在模数转换器、滤波器等电路中得到广泛的应用。研究显示，由于高增益全差分运算放大器的输出共模电平对器件的失配非常敏感，所以必须通过增加共模反馈电路来稳定其输出共模电平。共模反馈电路通常要实现以下功能:对输出共模电平进行检测，将检测结果与某一参考电压进行比较，产生误差电压或误差电流，用于调节放大器的某一路偏置电流，通过负反馈来将输出共模电平稳定为该参考电压。现有的用于输出共模电平检测的电路有以下几类，一类是用电阻检测，但是用于检测的电阻必须比运算放大器的输出阻抗大很多，否则会降低放大器的开环增益，而高阻值的电阻会占用大的芯片面积和带来大的寄生效应；一类是用工作在深线性区的MOS管检测，但是这种方法存在如下两个问题，一个问题是会减小放大器的输出电压摆幅或输入共模范围，另一问题是不能将输出共模电压稳定在一个确定的值；还有一类是用电容检测，但是这类电路需要周期性地刷新。
发明内容
本发明的主要目的在于克服现有技术存在的缺陷，提供一种新型的共模反馈电路。为了达到上述目的，本发明的技术方案是:提供了一种新型的共模反馈电路(如图1所示)，由输出共模电流检测电路(I)、误差放大器(2)和参考电流产生电路(3)组成；有四个输入端，其中Vinp和Vinn为两个差分输入端，Vbp为偏置电压输入端，Vref为参考电压输入端；有一个输出端Vailfb ；所述输出共模电流检测电路⑴由四个MOS管组成，其中PMOS管MJPM2的栅极分别与输入端Vinp和Vinn相连；PM0S管M1和M2的漏极共点，并与NMOS管M3的漏极和栅极相连；NM0S管M3的源极与地GND相连；PM0S管M4的栅极与输入端Vbp相连；M4的源极与电源VDD相连；PM0S管M1和M2的源极共点，并与PMOS管M4的漏极、Vin cm端以及误差放大器的一个输入端相连；所述参考电流产生电路(3)由四个MOS管组成，其中PMOS管M6和M7的栅极分别与输入端相连；PM0S管M6和M7的漏极共点，并与NMOS管M5的漏极和栅极相连；NM0S管M5的源极与地GND相连；PM0S管M8的栅极与输入端Vbp相连；M8的源极与电源VDD相连；PMOS管M6和M7的源极共点，并与PMOS管M8的漏极、VMf—Μ端以及误差放大器的一个输入端相连；
所述误差放大器(2)的输出与输出端Vcmfb相连。在实现共模反馈功能时，差分输入端Vinp和Vinn分别与全差分运算放大器的输出端V。-和Vwtn相连，输出端Vcrfb用于控制全差分运算放大器的某一路偏置电流，构成负反馈回路，使运算放大器的输出共模电平等于参考电压vMf。当全差分运算放大器的输出共模电平发生变化时，如当输出共模电平高于参考电压Vm时，输出共模电流检测电路⑴的Vin cm端电压上升，通过误差放大器⑵将其与参考电流产生电路⑶的^一端电压进行比较，并将误差电压放大，通过Vcmfb输出端控制运算放大器的某一路偏置电流，使输出共模电平下降，最终使其等于参考电压VMf。同样，当输出共模电平低于参考电压Vref时，输出共模电流检测电路⑴的乂^，端电压下降，通过误差放大器(2)将其与参考电流产生电路(3)的M端电压进行比较，并将误差电压放大，通过Vcrfb输出端控制运算放大器的某一路偏置电流，通过负反馈使输出共模电平上升，最终使其等于参考电压vMf。本发明的共模反馈电路具有以下优点:1、利用本发明实现的共模反馈电路，不需要定时对电路进行刷新、不会降低运算放大器的开环增益、输出摆幅和输入共模范围等；2、同时具有较小的面积和寄生效应等优点。
图1为本发明的共模反馈电路的电路示意图。
具体实施例方式下面结合附图对本发明进一步详细说明。图1所示为本发明提供的一种新型的共模反馈电路的电路图，由输出共模电流检测电路⑴、误差放大器⑵和参考电流产生电路⑶组成。PMOS管吣、M2、M6和M7相同，PMOS管M4和M8相同，NMOS管M3和M5相同。当本发明用于共模反馈时，差分输入端Vinp和Vinn分别与全差分运算放大器的输出端ν—和Vtjutn相连。共模电流检测电路⑴中的差分输入对M1和M2管的共模输入电平，即全差分运算放大器的输出共模电平VmS:
权利要求
1.一种新型的共模反馈电路，其特征在于，该电路由输出共模电流检测电路(I)、误差放大器⑵和参考电流产生电路⑶组成；有四个输入端，其中Vinp和Vinn为两个差分输入端，Vbp为偏置电压输入端，Vref为参考电压输入端；有一个输出端Vailfb ； 所述输出共模电流检测电路⑴由四个MOS管组成，其中PMOS管M1和M2的栅极分别与输入端Vinp和Vinn相连；PM0S管M1和M2的漏极共点，并与NMOS管M3的漏极和栅极相连；NMOS管M3的源极与地GND相连；PM0S管M4的栅极与输入端Vbp相连；M4的源极与电源VDD相连；PM0S管M1和M2的源极共点，并与PMOS管M4的漏极、Vin cm端以及误差放大器的一个输入端相连； 所述参考电流产生电路⑶由四个MOS管组成，其中？1 5管仏和馬的栅极分别与输入端Vref相连；PM0S管M6和M7的漏极共点，并与NMOS管M5的漏极和栅极相连；NM0S管M5的源极与地GND相连；PM0S管M8的栅极与输入端Vbp相连；M8的源极与电源VDD相连；PM0S管M6和M7的源极共点，并与PMOS管M8的漏极、Vref cffl端以及误差放大器的一个输入端相连； 所述误差放大器(2)的输出与输出端Vailfb相连。
2.按权利要求1所述的共模反馈电路，其特征在于，在实现共模反馈功能时，所述的差分输入端Vinp和Vinn分别与全差分运算放大器的输出端Vtjutp和Vratn相连,输出端Vailfb用于控制全差分运算放大器的某一路偏置电流，构成负反馈回路，使运算放大器的输出共模电平等于参考电压vMf。
3.按权利要求1所述的共模反馈电路，其特征在于，当全差分运算放大器的输出共模电平发生变化时，其中，当输出共模电平高于参考电压时，输出共模电流检测电路(I)的^^，端电压上升，通过误差放大器⑵将其与参考电流产生电路(3)的、-，端电压进行比较，并将误差电压放大，通过Vcmfb输出端控制运算放大器的某一路偏置电流，使输出共模电平下降，最终使其等于参考电压。
4.按权利要求1所述的共模反馈电路，其特征在于，当全差分运算放大器的输出共模电平发生变化时，其中，当输出共模电平低于参考电压时，输出共模电流检测电路(I)的^^，端电压下降，通过误差放大器⑵将其与参考电流产生电路(3)的、-，端电压进行比较，并将误差电压放大，通过Vcmfb输出端控制运算放大器的某一路偏置电流，通过负反馈使输出共模电平上升，最终使其等于参考电压VMf。
全文摘要
本发明涉及一种新型的共模反馈电路，包括输出共模电流检测电路、误差放大器和参考电流产生电路。当将本电路的差分输入端与全差分运算放大器的输出端相连时，输出共模电流检测电路将产生与全差分运算放大器的输出共模电平相关的一个电流，通过误差放大器和负反馈，使此电流与参考电流产生电路产生的参考电流相等，从而使全差分运算放大器的输出共模电平等于某一参考电压。采用本发明实现共模反馈时，不需要定时对电路进行刷新、不会降低全差分运算放大器的开环增益、输出摆幅和输入共模范围等；同时具有较小的面积和寄生效应等优点。
文档编号H03F3/45GK103095231SQ20111034669
公开日2013年5月8日 申请日期2011年11月6日 优先权日2011年11月6日
发明者易婷 申请人:复旦大学