一种用于阶梯印制电路板的传输线结构的制作方法

1.本实用新型涉及电路板传输线领域，具体的说，是涉及一种用于阶梯印制电路板的传输线结构。


背景技术：

2.随着电子产品的尺寸越来越小，集成度越来越高，传输速率越来越快，在电路板的实际设计中，其层数需求与厚度需求常有冲突发生，为了同时满足电气连接所需的层数，以及板卡插接厚度的要求，业内有一种阶梯印制电路板生产工艺，例如人工智能算力卡，gpu加速卡的阶梯金手指。
3.阶梯印制电路板的横截面呈阶梯状，将较矮的区域定义为阶梯区，将较高的区域定义为非阶梯区，而阶梯印制电路板上的传输线相应的也分为两种，传输线位于阶梯区的部分定义为微带线，传输线位于非阶梯区的部分定义为带状线。可见，阶梯区中的微带线只有下方具有介质和电路参考层，而非阶梯区中的带状线则上、下两部分都有介质和参考层。
4.在阶梯印制电路板的设计中，传统做法认为传输线只是由阶梯区的微带线直接过渡到非阶梯区的带状线，可是，在阶梯印制电路板实际制造时，为了控制阶梯区在层压工序中半固化材料的溢胶问题，位于非阶梯区内，邻近阶梯区与非阶梯区交界处，铜箔被内缩，将此区域定义为内缩区，内缩区中的传输线只有下方具有电路参考层，上方只有介质，没有参考层。
5.而由于传输线的阻抗值与传输线的厚度、宽度、传输线的间距、介质的相对介电常数和传输线到参考层的距离有关，在进行阶梯印制电路板中传输线的阻抗值设计时，若没有将内缩区考虑进去，实际则会与理论值偏差较大，并不能很好地保持传输线阻抗值的一致性，难以满足高速率信号的回波损耗要求。
6.以上问题，值得解决。


技术实现要素：

7.为了克服现有的技术的不足，本实用新型提供一种用于阶梯印制电路板的传输线结构。
8.本实用新型技术方案如下所述：
9.一种用于阶梯印制电路板的传输线结构，包括电路板和两条平行的传输线，所述电路板包括阶梯区和非阶梯区，所述传输线包括微带线和带状线，所述微带线位于所述阶梯区，所述带状线位于所述非阶梯区，其特征在于，在所述非阶梯区内、且邻近所述非阶梯区与所述阶梯区的交界处设有内缩区，所述传输线还包括位于所述内缩区的嵌入式微带线，所述嵌入式微带线连接所述微带线和所述带状线，且所述嵌入式微带线的线宽小于所述微带线的线宽，但大于所述带状线的线宽。
10.根据上述方案的本实用新型，其特征在于，所述微带线的中心轴、所述嵌入式微带线的中心轴和所述带状线的中心轴位于同一条直线上。
11.根据上述方案的本实用新型，其特征在于，两条所述嵌入式微带线的线间距大于两条所述微带线的线间距，但小于两条所述带状线的线间距。
12.根据上述方案的本实用新型，其特征在于，所述内缩区的宽度不小于20mil。
13.根据上述方案的本实用新型，其特征在于，所述微带线、所述嵌入式微带线和所述带状线的阻抗值相等。
14.优选的，所述微带线、所述嵌入式微带线和所述带状线的阻抗值均为85欧姆。
15.根据上述方案的本实用新型，其特征在于，所述微带线、所述嵌入式微带线和所述带状线的铜厚相等。
16.根据上述方案的本实用新型，其特征在于，所述微带线、所述嵌入式微带线和所述带状线位于电路板中的同一信号层上。
17.进一步的，所述信号层的下方设有第一参考层，且所述信号层和所述第一参考层相距3mil。
18.更进一步的，所述带状线的上方设有第二参考层，所述第二参考层与所述信号层相距4mil。
19.根据上述方案的本实用新型，其有益效果在于：
20.本实用新型在阶梯印制电路板的阶梯区与非阶梯区的交界处的内缩区，增设了嵌入式微带线，使其线宽小于阶梯区的微带线，但大于非阶梯区的带状线，从而确保整个传输线的阻抗值一致性，既符合实际板厂的加工能力，也能获得较高的回波损耗性能，使传输线能够满足高速率信号的传输要求。
附图说明
21.图1为本实用新型的结构示意图；
22.图2为本实用新型中传输线结构的俯视图；
23.图3为本实施例中微带线的横截面结构示意图；
24.图4为本实施例中嵌入式微带线的横截面结构示意图；
25.图5为本实施例中带状线的横截面结构示意图；
26.图6为本实用新型与现有技术的传输线阻抗曲线对比图；
27.图7为本实用新型与现有技术的回波损耗曲线对比图。
28.在图中，1、电路板；11、阶梯区；12、非阶梯区；13、内缩区；
29.2、传输线；21、微带线；22带状线；23、嵌入式微带线；
30.3、第一参考层；4、第二参考层；5、介质。
具体实施方式
31.为了更好地理解本实用新型的目的、技术方案以及技术效果，以下结合附图和实施例对本实用新型进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本实用新型，并不用于限定本实用新型。
32.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
33.术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。
34.如图1、图2所示，一种用于阶梯印制电路板的传输线结构，包括电路板1和两条平行的传输线2，电路板1包括阶梯区11和非阶梯区12，传输线2包括微带线21和带状线22，微带线21位于阶梯区11，带状线22位于非阶梯区12，在非阶梯区12内、且邻近非阶梯区12与阶梯区11的交界处设有内缩区13，传输线2还包括位于内缩区13的嵌入式微带线23，嵌入式微带线23连接微带线21和带状线22，且嵌入式微带线23的线宽小于微带线21的线宽，但大于带状线22的线宽。
35.微带线21的中心轴、嵌入式微带线23的中心轴和带状线22的中心轴位于同一条直线上，两条嵌入式微带线23的线间距大于两条微带线21的线间距，但小于两条带状线22的线间距。
36.非阶梯区12处的内缩区13的宽度不小于20mil，在本实施例中，内缩区13的宽度为20mil，即在非阶梯区的边缘将铜箔内缩0.5mm。
37.引入嵌入式微带线后，将传输线分为微带线21、嵌入式微带线23和带状线22三部分进行阻抗分段计算，再确保微带线21、嵌入式微带线23和带状线22的阻抗值相等，贴合了板厂加工阶梯印制电路板的实际状况，从而使得传输线实际阻抗值与理论设计值相符合。
38.如图3、图4、图5所示，在本实施例中，微带线、嵌入式微带线和带状线的铜厚相等，均为1.2mil，板材的介电常数为3.6。
39.两条平行的微带线21的线间距为4.85mil，微带线设有单参考层，即第一参考层3，微带线21距离下方的第一参考层3为3mil。
40.两条平行的嵌入式微带线23的线间距为5.6mil，嵌入式微带线23设有单参考层，即第一参考层3，嵌入式微带线23距离下方的第一参考层3为3mil，嵌入式微带线的上方只有25mil的介质5，没有参考层。
41.两条平行的带状线22的线间距为6.95mil，带状线22的上方、下方均设有参考层，带状线22距离下方的第一参考层3为3mil，带状线22距离上方的第二参考层4为4mil。
42.若需要微带线、嵌入式微带线和带状线阻抗值为85欧姆，由仿真模拟可知微带线21的线宽为5.4mil，嵌入式微带线23的线宽为4.8mil，带状线22的线宽为3.25mil。
43.由上述实施例可知，嵌入式微带线23的线宽小于微带线21的线宽，但大于带状线22的线宽，微带线21、嵌入式微带线23和带状线22位于电路板中的同一信号层上，该信号层的下方设有第一参考层3，且信号层和第一参考层相距3mil，带状线22的上方设有第二参考层4，第二参考层4与信号层相距4mil。
44.如图6、图7所示，相比于现有技术方案，本实用新型传输线的阻抗值更趋于一致，从阶梯区到非阶梯区，传输线由微带线过渡到嵌入式微带线，再由嵌入式微带线过渡到带状线，传输线整体的阻抗值更接近85欧姆。
45.而在0
‑
50ghz频率区间，本实用新型相比于现有技术方案，回波损耗有所提升，在32ghz（pci
‑
express5.0的两倍基频）提升了
‑
15db以上，使得传输线能够满足更高速率信号传输的回波损耗要求。其中，pci
‑
express（peripheral component interconnect express）协议为满足电子技术飞速发展需求不断更新，速率从pci
‑
express1.0的2.5gt/s到现在pci
‑
express 4.0的16gt/s，以及即将到来的pci
‑
express 5.0的32gt/s，本实用新
型通过增设嵌入式微带线，确保整个传输线的阻抗值一致性，获得较高的回波损耗性能，使传输线能够满足高速率信号的传输要求。
46.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
47.以上实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。