技术特征：
1.一种基于自举电容实现的高线性度的宽带输入缓冲器，其特征在于，包括：开关(φ
s
)、第一电容(c1)、第二电容(c2)、第三电容(c3)以及第四电容(cl)、电阻(r1)、第一mos管(m1)、第二mos管(m2)、第三mos管(m3)、第四mos管(m4)、第五mos管(m5)以及第六mos管(m6)；电源高电压(vddh)分别连接电阻(r1)的一端以及第一mos管(m1)的漏极，所述电阻(r1)的另一端连接第一电容(c1)的负端以及第一mos管(m1)的栅极；所述第一电容(c1)的正端与第二电容(c2)的正端、第三电容(c3)的正端以及连二mos管(m2)的栅极连接，并接入正弦输入电压(vin)；所述第二电容(c2)的负端连接第一mos管(m1)的源极以及第二mos管(m2)的漏极；所述第三电容(c3)的负端连接第三mos管(m3)的栅极、第五mos管(m5)的源极以及第六mos管(m6)的漏极；所述第五mos管(m5)的漏极连接第二mos管(m2)的源极以及开关(φ
s
)的一端，开关(φ
s
)的另一端连接第四电容(cl)的正端，第四电容(cl)的负端连接电源地；所述第五mos管(m5)的栅极连接第三mos管(m3)的漏极以及第四mos管(m4)的漏极；所述第六mos管(m6)的栅极接入第一输入电压(vbn1)；第三mos管(m3)的源极连接电源低电压(vddl)；所述第四mos管(m4)的栅极接入第二输入电压(vbn2)；所述第四mos管(m4)的源极与所述第六mos管(m6)的源极以及电源地相连。2.根据权利要求1所述的基于自举电容实现的高线性度的宽带输入缓冲器，其特征在于，所述电源高电压(vddh)以及所述电源低电压(vddl)为直流电源电压，所述电源低电压(vddl)为0.8v，所述电源高电压(vddh)为1.8v；所述正弦输入电压(vin)为正弦电压信号；所述第一输入电压(vbn1)以及第一输入电压(vbn2)为直流偏置电压，所述第一输入电压(vbn1)以及第一输入电压(vbn2)的大小不同。3.根据权利要求1所述的基于自举电容实现的高线性度的宽带输入缓冲器，其特征在于，所述第一mos管(m1)、第二mos管(m2)、第四mos管(m4)、第五mos管(m5)以及第六mos管(m6)为pmos管，所述第三mos管(m3)为nmos管。4.根据权利要求1所述的基于自举电容实现的高线性度的宽带输入缓冲器，其特征在于，所述第一电容(c1)、第二电容(c2)、第三电容(c3)以及第四电容(cl)的上极板一端为正端，下极板一端为负端。
技术总结
本发明提供的一种基于自举电容的宽带高线性度输入信号缓冲器，采用抽取电容C3技术、基于自举电容C1和交流浮空电阻R技术的输入管M2，低输出阻抗共源共栅结构组成，采用抽取电容技术的电容C3可以补偿高频大幅度正向输入时输入信号缓冲器的摆率，达到改善线性度的目的；同时低输出阻抗共源共栅结构可以降低输入缓冲器的输出阻抗，基于自举电容和交流浮空电阻技术保证了输入管的漏源电压恒定，消除了沟长调制效应，从而可以提升数模转化器ADC的整体性能。体性能。体性能。
技术研发人员：刘术彬 安泽帅 韩昊霖 丁瑞雪 朱樟明
受保护的技术使用者：西安电子科技大学重庆集成电路创新研究院
技术研发日：2021.12.06
技术公布日：2022/6/28