1.一种处理器，其特征在于，包括：
流水线级，所述流水线级包括时序器件；以及
时钟驱动模块，用于提供时钟信号到所述流水线级，所述时钟驱动模块包括第一时钟驱动电路，所述第一时钟驱动电路包括：
多个第一时钟路径，分别提供对应的时钟信号；以及
第一选择器，用于从所述多个第一时钟路径所提供的时钟信号中选择时钟信号，以用于所述流水线级。
2.根据权利要求1所述的处理器，其特征在于，包括一个或多个核，所述流水线级和所述时钟驱动模块设置于所述核中。
3.根据权利要求1所述的处理器，其特征在于，所述时钟驱动模块还包括：
第二时钟驱动电路，用于调节通过所述选择器所选择的时钟信号的脉宽，并提供脉宽调节的时钟信号以用于所述流水线级。
4.根据权利要求3所述的处理器，其特征在于，其中所述第二时钟驱动电路包括：
多个第二时钟路径，其分别接收所述选择的时钟信号，并且在各个第二时钟路径上基于所选择的时钟信号提供不同相位的时钟信号；
逻辑单元，基于所述不同相位的时钟信号中的至少一部分，产生脉宽调节的时钟信号以用于所述流水线级。
5.根据权利要求4所述的处理器，其特征在于，其中所述多个第二时钟路径至少包括第一路径和第二路径，
所述第一路径提供所述选择的时钟信号到所述逻辑单元，以及
所述第二路径提供与所选择的时钟信号的反相版本或反相并延时的版本到所述逻辑单元。
6.根据权利要求4所述的处理器，其特征在于，其中所述逻辑单元是与门或或门。
7.根据权利要求5中所述的处理器，其特征在于，其中所述第二路径包括：
反相器，其接收所述选择的时钟信号，并产生与所述选择的时钟信号反相的时钟信号；
一个或多个子路径，用于分别提供所述反相的时钟信号的相应版本到第二选择器；以及
所述第二选择器，从所述反相的时钟信号的不同的版本中选择，并提供所选择的版本到所述逻辑单元。
8.根据权利要求7所述的处理器，其特征在于，其中所述一个或多个子路径分别提供所述反相的时钟信号的不同延时的版本到所述第二选择器。
9.根据权利要求1所述的处理器，其特征在于，其中所述多个第一时钟路径接收共同的时钟输入，并基于所述时钟输入分别提供不同相位的时钟信号。
10.根据权利要求1所述的处理器，其特征在于，其中所述处理器是用于数字货币的处理器。
11.根据权利要求1所述的处理器，其特征在于，其中所述时序器件包括一个或多个锁存器，所述选择的时钟信号用于所述一个或多个锁存器。
12.根据权利要求3所述的处理器，其特征在于，其中所述时序器件包括一个或多个锁存器，所述脉宽调节的时钟信号用于所述一个或多个锁存器。
13.一种计算系统，其包括如权利要求1-12中任一项所述的处理器。