专利名称:电荷偶合横向滤波器的制作方法
本发明涉及一种由多级串接的电荷耦合器件组成的电荷耦合横向滤波器。它包括供施加输入信号用的第一装置;用来使输入信号与加权因子相乘的、将该输入信号形成若干加权的信号，再把加权的信号以并行方式加至电荷耦合器件的所说级中去的第二装置;以及用来将加入的信号通过电荷耦合器件传至与读出装置相连的输出端的第三装置。这种电荷耦合器件是埋沟型的，在其半导体主体的表面上有一传输电荷的通道，并具有主要由一种导电型形成的表面层。该表面层可以在其整个厚度上是耗尽的，并提供一排构成所说的第三装置之要素的电荷，该表面层还包括一组第二导电型的表面区。这些电极全部与电荷耦合器件所说的各级连在一起，而且每一个表面区之内或之上均有第一导电型的一个区，这些电极被第二导电型的相关表面区的中间部分与第一导电型的半导体层分开。
在文献经常提到电荷耦合横向滤波器。大多数常用的电荷耦合器件(CCD)是由MOS元件组成的。在该器件中，用于存储和传输电荷包的电极都是在传输电荷通道上面的一层薄氧化层上形成一些导电层。在一结构密排的实施例中，输入信号是串联地加至CCD的输入端上的，而加权的输出信号则以并行方式从CCD的各级引出。然后，在相加器中将它们彼此相加。
前段所述的这种电荷耦合横向滤波器尤其可从E.A.Wolshei-mer的、于1983年4月出版的、IEEE Journal of Solid State Circuits，Volume SC-18，No.2，PP 193～200的、题为“一种以高速线性电荷注入的并入串出结型电荷耦合器件滤波器”(A PISO JCCD Filter with High-SpeedLinear Charge Injection)的论文得知。在该种器件中，采用了一种埋沟型的CCD。该电荷传输通道是由生长在p-型基片上的一个n型外延层形成的。该电极是由构成外延层的P-N结的p-型表面区组成的。因有这些结，故该器件被称作JCCD(结型 CCD)。工作时，这些结加反向偏置。与上述常规横向滤波器相反，由所有的输入信号形成若干个以并行方式加到CCD的加权信号，经过电荷传输通道，并在CCD中与先前引入的加权信号相加。相加后的信号经过通道传至通道的输出端。在该输出端输出信号能以串行方式取出(PISO＝并入一串出)。这种公知的器件特别具有下列优点，即能采用双极制造工艺，因此滤波器能与双极电路集成在一个公共半导体主体上。为了引入加权后的输入信号，n-型区可在相连的p-型区中形成，这样可得到一个双极晶体管结构，其中的n区构成发射极，作为CCD电极的p型表面区构成基极，而n型电荷传输通道的下面部位构成了其集电极。在上述出版物中，介绍了一种在CCD输入级引入加权信号作为发射极电流的方法。
在已知的滤波器中，对每个输入级均能执行其电压/电流转换。除滤波器的系数或加权因子在CCD外部形成之外，该法还要求一个快速外围电路。此外，还采用二条JCCD线，一条供正加权因子使用，另一条供负加权因子使用。
本发明的目的尤其在于提供开头段落所述的那种电荷耦合横向滤波器，结构较简单，所需要的外围电路数量也较少。本发明更进一步的目的在于提供一种把具有正加权因子和负加权因子的那些级安排在一个公共JCCD上的电荷耦合横向滤波器。
本发明尤其以这样一个公认的事实为基础，即它可以方便地把待滤波的信号先转换成电流，然后再按照加权因子所决定的比值将电流分配到所有的各个级上。
根据本发明的电荷耦合横向滤波器，其特征是提供一种用以将输入信号按其幅值的大小转换成电流的装置，第一导电型区的表面面积构成了所说的加权因子，而这些区又被一起连接到一个提供所说的电流的一个公共接点上。采用本发明，电路布局变得十分简单，对所说的若干级仅仅需要一个电压/电流转换，此外所需的本来由分立元件构成的加权因子，则可以集成在该CCD之中。
一个由于正系数和负系数只要求单一的CCD的结构密排的最佳实施例之特征在于一排电极除了包括第二导电型的所说的一组表面区(以下称作第一组)之外，还包括第二导电型的第二组表面区，后者均与所说的电荷耦合器件的各级相连;每个这些表面区之内或之上都有一个第一导电型的区，这些表面区被相连的第二导电型表面区的中间部位与第一导电型半导体层分开，每一个这种第一导电型的区表面面积构成一个所说的加权因子，而这些区均接在一个公共接点(以下称作第二接点)上;并具备一个把与输入信号幅值成反比的电流加到第二接点上的装置。
现在参照一个实施例和附图，对本发明加以更全面的描述。
图1为根据本发明的一种电荷耦合横向滤波器的电路框图。
图2为这种滤波器一实施例的纵向剖面图。
图3是图2所示的实施例俯视图。
图4和图5都是图2所示实施例的剖面图。
图6为这种滤波器的部分电路。
图7为图2所示器件运行时所用的时钟电压。
图8为时钟电压存在时，在传输通道中的电位分配情况。
图9为本发明滤波器的第二实施例的俯视图。
图10表明了图9所示器件的电路。
图11为本发明的滤波器的第三实施例的电路框图。
图12为本发明的滤波器的第四实施例的电路框图。
图1表明了本发明所涉及的一种电荷耦合横向滤波器的原理电路框图。该电路包括一个电荷耦合器件1，在此器件内，电荷是按顺时针方向转移的，于输出端2取出输入信号。器件1代表着一系列的级3，彼此之间有电荷转移。各个级3均备有并行输入端4，通过它们可提供并行的输入信号。这些输入信号通过将待滤波信号S与加权因子α0、α1、α2等相乘后得到的。对于瞬时输出信号，下列公式是成立的Vout(t)＝Σn=0N]]>αnS(t-nT)其中，T代表每级的延时。系数αo…αn可从所要求的滤波器特性计算出来。
图2示出了本发明的并入串出式的横向滤波器的电路图，剖面图中所示的电荷耦合器件就是前述出版物中的JCCD型器件。图3～5示出了这种电荷耦合器件的部分俯视图以及垂直电荷转移方向上的几个剖面图。该器件是在半导体主体6上构成的，其结构可选用在一个P型硅基片7上再生长一层n型外延层8的常规双极集成电路之结构。JCCD的隐埋沟道是在外延层8的岛形部位9形成的。外延层8的侧向边界由岛形隔离层10所限定。在本实施例中，隔离岛是由从半导体主体的表面穿过外延层8延伸至基片7的P型区所组成的。当然，本发明并不受此限制，其它的便于应用的公知的隔离工艺也是适用的。例如，其中的P型区10可用氮化硅结构或沟槽来代替。由P-N结16与沟道9分开的P型区12、13、14和15所构成的电极代替了通常用来引入时钟电压的MOS电极。由俯视图3以及剖面图4和5可知，区域12～15大体上延伸在沟道9的整个宽度上。很明显，在岛状隔离层是用介质材料(如SiO2)或沟槽构成的情况下，区域12～15可延伸在沟道(岛)10的整个宽度上。但是，在岛状隔离层是由P型区构成的本申请案的情况下，在区域10和电极12～15之间应留有足够大的空隙18，至少在加电压后，使区域10和电极12～15不被击穿。本案中，空隙18的尺寸大约选用4微米左右。为了得到空隙18的一个精确定义，隔离层10是由两部分组成的，即10a和10b。部分10a，所谓的深部分，从半导体主体表面延伸至基片7。该区一般在制作工艺的前阶段先形成。例如，在外延层8生长之后就形成了。区域10b与区域10a互相搭接，并且少至沉着岛9的边缘部分超出区域10a的边缘。与电极12～15一起限定了空隙18的区域10b是与电极12～15同时形成的，并且是用同一个掩模与电极12～15一起被确定的。因而应注意，对于空隙18的容差应小于常规隔离岛所用的只由深区10a组成的岛形隔离层10的空隙容差。
该电荷耦合器起一个准2相器件的4相器件的作用。电极12和14起着传递电极的作用，并且比较窄(例如10微米左右)。电极13和15起存储电极的作用，其宽度约为20微米。通常这些电极分别接在送出电压φ1、φ2、φ3和φ4的时钟线20～23上。时钟线21、22和23由第一层布线的铝条组成，并且通过覆盖表面的氧化层24上的窗孔与区域(电极)12～14直接连接，参看图3～5。时钟线23也由一个铝条构成，是在第1层布线制作的，并且通过交叉接点与电极(区域)15相连。此交叉接点由第二布线层的铝条25构成，第二层布线与下层布线由隔离层26隔开。通过隔离层26上制备的接触孔，使铝条25一端与时钟线23相连，另一端与区域15相连。如图5所表示的，为使铝条25与电极15相连，制备了一个焊孔27，它是在下层布线层内形成的，并且还有些制作工艺上的优点，当然这不主要的。
输出级31可以是常规类型的，它可以由n型区32构成，用以存储待读出的电荷。为此，区域32可接至一个源极跟随放大器33的输入端。该放大器有一个输出端34，由此可取出输出信号。区域32同时还与一个复位晶体管35的一个主电极相连，而另一个主电极可以施加一个合适的参考电压Vref。该晶体管可以由施加在晶体管35栅(基)极上的时钟信号φr控制其导通和截止。
图2所示的晶体管33和35为JFET晶体管。若需要，可将晶体管35制备在岛(沟道)9内，但也可以安排在半导体主体中的另一个岛内。晶体管33制作在另一个单独的岛内。然而，除了JFET33和35之外采用其它类型的晶体管，如双极晶体管，也是适用的。
在最后一个时钟电极(区)15和n型区32之间制备一个附加的电极，该电极由P型区36构成，施加一个恒定电压Vdc，用以避免时钟电压和输出之间的串话干扰。对本领域的普通技术人员来说，Vdc之值可以简单方式，在施加到电极15的时钟电压的高电平至低电平之间选取。
加权后的输入信号以并行方式输入所通过的那些输入级全都是与电极13一起集成的。为此，把与这些输入级相连的、在P型区13之内形成的n型表面区37，经过接线38共同连到可提供与信号相关的电流的电流源39上。区域37构成双极晶体管的发射极，P-型区13构成其基极，而沟道9下面的部分构成其集电极。在图1的电路框图中标为α0、α1、…αn的加权因子根据本发明依次由区域37的发射极表面积的大小来构成。在俯视图3中，仅列出三个输入级，在此实例中，其发射极是由自左向右依次增长的长度所代表的。因为发射极表面面积的精确比值是很重要的，为了获得预期的滤波性能，采用宽度大致相等而长宽不同的发射极37是很方便的。
由于发射极37与基区13完全类似，都是互连的，各晶体管的射-基电压是彼此相等的，故各级中电流之间的比值完全取决于发射区37发射表面积的比值。因此加权因子α0、α1、α2…αn可完全集成在电荷耦合器之内，而不在电荷耦合器之外再加添其它装置。况且一个信号/电流转换已经足够，因此与前述公知的器件相比，是相当简单的。
图6从电路技术观点出发给出了滤波器的电路图。P型区13和n型区37在这里分别代表了三个晶体管的基极和发射极，其基极是由一个时钟电压φ2来驱动的。为了表示发射极尺寸上的差异，左边晶体管用一个发射极;中间那个晶体管用2个发射极;而右边的晶体管用三个发射极来表示。在图6的电路图中，提供与信号相关的电流的装置39仅由一个晶体管40构成。晶体管40的集电极一般与发射极37相接。可将待滤波的输入信号Vsign加至其基极。很明显，无需再作进一步解释，该晶体管可集成在半导体主体1之内。
为了把电荷一级一级地传递下去，原则上可采用任意一种4相时钟电路图。然而，在本实施例中，最好采用一个恒安电压与时钟电压一起施加到电极13的办法，这样可以尽可能地避免时钟电压与通过晶体管13、37注入的电荷的串话干扰。图7示出了时钟电压与时间t的函数关系。
该电路为准2相电路，按4相接法运行。电极(区)12和14起传递电极的作用，而电极13和15起存储电极的作用。电极12和13设置在某个固定电平，为简便起见，在图中用φ2和φ1表示，所选的φ1比φ2略低一个参考电平Vo，以便为了在电极12附近得到一个势垒。时钟信号φ3和φ4是同相位的，φ3比φ4也略低一个参考电平Vo。φ1和φ2的电平分别处于φ3和φ4高电平和低电平之间约一半的地方。图8表示在t1和t2时刻的在沟道9内电极12～15的电位变化。图中所标的电位方向是向下的。
在t2时刻，φ3和φ4都处于低电平，因此势垒出现在毗连的电极处，而势阱出现在其它电极处。图8的φ2表明了在电极13存在一个电荷包42，它可由前级传递给这些电极的电荷和根据t2时刻的瞬时输入信号和与此级相类的加权因子αi所施加的电荷所组成。在t2时刻，φ3和φ4都处于高电平，这就是说处于比φ3和φ4更高的电平。这时，在与φ3毗连的电极15处，形成了势阱，除非由于电荷的传递，其电位会有所变化外，电极13的电势是不变的。在电极15(φ3)处的电荷42流向势阱。同时，根据瞬时输入信号，新的电荷将补充给该电荷包。这种补充直到电荷42进一步被传递到下一个电极13的势阱中，当φ3和φ4返回低电平时，才能终止。
按此模式工作时，基本能完全避免滤波器输入级的时钟电压的串话干扰，因而也能避免输入信号的失真。进而可100%地利用时钟周期进行采样。
在本文所述的实施例中，加权因子α1、α2、…αn均具有相同的符号(或+，或-)。本发明亦能在具有正、负二种加权因子的横向滤波器中使用。这种用法可以很方便地由二个具有上述结构的电荷耦合器件构成。其中之一构成供正加权因子使用的相加器件，而另一个构成供负加权因子使用的相加器件。其输出端，比如接至一差分放大器的输入端，其输出就是最终滤波的输出信号。
在下面的实施例中，将介绍一种只采用一个电荷耦合器的但具有正、负加权因子的横向滤波器。图9给出了这类滤波器的部分俯视图。为简便起见，在这些图中，对于相应的部件采用了与图3相同的参考标号。该器件还包括一种呈n型岛9的隐埋沟道，其中的P型表面压12～15都用作时钟电极。为了清楚起见，只给出了几个不作输入端用的电极12、14和15以及电极13。大多数的这类电极在图中被省略了，但是在电极13.1和13.2间的电极都如实地表示出来了。在图中也示出了这些电极与时钟线20～23的连接，图7所示的时钟电压φ1、φ2、φ3和φ4是施加到这些线上的。用作输入端的电极13在图9中分为组，分别标为13.1和13.2。电极13.1是为接在一个公共电源线50上的发射极37.1而制备的，而电极13.2是为接在另一个公共电源线51上的发射极37.2而制备的。发射极37.1和37.2的大小也构成了加权因子，此时，发射极37.1代表着正的加权因子，而发射极37.2代表着负的加权因子。在图9中表示了三级正加权因子及二级负加权因子，但这些数目可以变化。图9中的正加权因子与负加权因子是可以交换其位置，但是显然没有这个必要。
图10给出了类似于只有一个横向滤波器图6的、具有正加权系数和负加权系数一个电路原理图，并且用晶体管52.1和52.2的发射极37的数目指明了加权因子的值。为提供电流，发射极37.1的公共发射极50是与晶体管53的集电极相连的。同样，发射极37.2的公共发射极51是与晶体管54的集电极相接的。规格相同的晶体管53和54一般把发射极经过相等的电阻R/2接至电流源55。晶体管54的基极被接到一个适当选择的参考电压Vo上，晶体管53的基极经一个信号源56也接至参考电压Vo上。
工作时，当输入信号Us＝O时，电流Ig将流经两个支路。当US不等于O且为正时，晶体管53将抽取稍大的电流，其大小与US值有关，而流经晶体管54的电流按比例地减小些。电流Ig+ig则流过由晶体管53构成的支路，电流Ig-ig将流经由晶体管54组成的支路。其中，Ig代表一个直流电平，而ig代表信号电流。
反之，当输入信号为负时，电流Ig-ig将流经由晶体管53组成的支路，电流Ig+ig将流经由晶体管54组成的支路。
因此，在晶体管52.1和52.2可以得到一对极性相互反的信号电流加在作为参考电平的直流电流Ig之上。
对本领域的普通技术人员来说，可根据具体情况按简单的方法选取Ig之值。Ig的最小值一般是由ig的最大值决定的。Ig的最大值一般是由CCD通道的电荷存储容量确定的。为了得到US～ig之间的线性关系，图10的电路原理图中的电阻R/2应远远大于晶体管53、54基一射结的内阻抗，这也就是说，ig应近似等于 (Us)/(R) ，因而R应选取远远大于 (2KT)/(qIg) 的值。其中K代表波耳兹曼常数，T代表绝对温度，q代表单个电荷电量，而Ig代表晶体管的直流调整电平。
在本案介绍的横向滤波器的实际应用中，可经CCD沟道传递的最大电荷量约为0.25 PC(微微库伦)。当时钟频率为20MHZ时，这意味着最大注入电流不会超过5微安。在横向滤波器中，这种小电流必须按加权因子之值并行地分配给所有的各个CCD输入级。在系数大的滤波器中，整个注入极的电容量能大到使注入极的截止频率低于待处理的信号频率。
如果需要的话，频率性能可以改进，只要配置一个与CCD的注入级相似的泄放(dump)晶体管，使较大的电流流经该晶体管即可。图11给出了具有这种泄放晶体管的横向滤波器一实施例的电路原理图。滤波器的输入级仍用晶体管52来代表，其发射极的数目代表着相关的加权因子的值。发射极一般接到提供一个电流Ig+ig的电流源57上。其中Ig代表直流电平，而ig代表一个信号分量。晶体管52的基极13通过偏置电源58连到泄放晶体管Q1的基极。电压源58提供一个电压VT＝jT，其中j是适当选取的温度系数。假定晶体管52的全部发射极的表面面积比Q1的射极表面面积大n倍时，则有(ID)/(IccD) = 1/(n) exp (qVT)/(KT)该比值基本上与温度无关。此外，ICCD+ID＝Ig从这二个等式可得
ICCDIg=ll+lnexpqVTKT]]>对信号分量iCCD和ig下式是成立的iCCDig=ll+lnexpqVTKT·ll+jf / fT*]]>其中j是虚数，f是频率，而f＊T是整个电路装置的截止频率。对于f＊T，可由下式近似地推导出f*T=fTCCD·fTQ1·IgICCD·fTQ1+Id·fTCCD]]>其中fTCCD是CCD的截止频率，而fTQ1]]>是Q1的截止频率。采用适当的规格，可使f＊T远远大于f≈。例如，在一个特殊的实施例中，其中的f≈0.5MHZ，而ICCD≈2μA，泄放晶体管Q1的f≈50MHZ，而I≈10μA，可以得约为5.2MHZ的截止频率f＊T。对于多数的应用来说，这样一个截止频率已是足够的了。
图12表明了一个类似于图10的电路图的、具有正加权因子和负加权因子的横向滤波器的电路原理图，为了提高截止频率，配备了两个泄放晶体管Q1和Q′1，。在此图中，与图10相对应的部分，采用了相同的参考标号。为使电路图清晰起见，一组同具有正加权因子级相连的晶体管52.1在图的左侧表示，而一组同具有负加权因子级相连的晶体管52.2在图的右侧表示出来。然而，可取的是具有正加权因子和负加权因子的各级的分布完全取决于所要求的滤波器的特性。电路布局采用两个性能几乎一致的泄放晶体管Q1和Q′1取代了一个泄放晶体管。晶体管Q1与正系数相连，而晶体管Q′1是与负系数相连的。用一个恒定电阻60和与温度有关的电流源61，给Q1和Q′1的基极与晶体管52的基极13之间施加一个偏置电压，该电流源61提供一个随温度T线性变化的电流，因此相应于图11的电压VT的随温度变化的电压VT是加在电阻60的两端的。如图10所示的实施例，晶体管54的基极可以施加一个适当选取的参考电平，而将在该参考值上下摆动的输入信号加到晶体管53的基极。
值得重视的是本发明并不限于本文介绍的实施例，对于本领域的普通技术人员来说，可以在本发明的范围内做出许多进一步的改型和变化。
权利要求
1.一种由若干多级串接的电荷耦合器件组成的电荷耦合横向滤波器，包括供施加输入信号用的第一装置；用以使输入信号与加权因相乘的、将该输入信号形成若干加权的信号，再把加权后的信号以并行方式加至电荷耦合器件的所说级中去的第二装置；以及用以将加入的信号通过电荷耦合器件传至与读出装置相连的输出端的第三装置；这种电荷耦合器件是埋沟型的，在其半导体主体的表面上有一传递电荷的通道，并具有主要由一种导电型形的表面层，该表面层，可以在其整个厚度上是耗尽的，并提供一排构成所说的第三装置之要素的电荷，该表面层还包括一组第二导电型的表面区，这些电极全部与电荷耦合器件所说的各级连在一起，而且每一个表面区之内或之上均有第一导电型的一个区，这些电极被第二导电型的相关表面区的中间部分与第一导电型的半导体层分开，其特征是提供一种用以将输入信号按其幅值的大小转换成电流的装置，第一导电型区的表面积构成了所说的加权因子，而这些又被一起连接到一个提供所说的电流的一个公共接点上。
2.根据权利要求
1所要求的一种电荷耦合横向滤波器，其特征在于一排电极除了包括第二导电型的所说的一组表面区(以下称作第一组)之外，还包括第二导电型的第二组表面区，后者均与所说的电荷耦合器件的各级相连;并且每个这些表面区之内或之上都有一个第一导电型的区，这表面区被相连的第二导电型表面区的中间部位与第一导电型半导体层分开，每一个这种第一导电型的区表面面积构成一个所说的加权因子，而这些区均接在一个公共接点(以下称作第二接点)上;还具备一个把与输入信号幅值成反比的电流加到第二接点上的一个装置。
3.根据权利要求
1和2所要求的一种电荷耦合横向滤波器，其特征在于所说的把输入信号转换成电流的装置包括一个可提供一与信号无关的电流I的电流源;并进一步配备一个可将电流分量接至第一接点，把电流分量I-△I导至第二接点的装置，其中电流分量△I是由输入信号的幅值确定的。
4.根据权利要求
3所要求的一种电荷耦合横向滤波器，其特征在于所说的后一装置包括两个双极晶体管，其发射极一般都接到电源上，而集电极被分别接至第一接点和第二接点上;还配备一个可给第一晶体管和第二晶体管的两个基极间提供一个随输入信号线性变化的差分电压的开关装置。
5.根据前面诸权利要求
中的任一个权利要求
所述的一种电荷耦合横向滤波器，其特征在于为提高截止频率，给具有正加权因子的输入级组和/或给具有负加权因子的输入级组增加一个晶体管，其发射极被连到与毗连的表面区相连接的接点上，而其基极被连到可提供一个与基极和第二导电型的相关表面区之间的绝对温度成正比的差分电压的装置上。
专利摘要
本发明涉及一种并入串出型的电荷耦合横向滤波器，它具有第一种导电型的隐埋沟道，并具有扩散到另一种构成时钟电极的埋沟的许多区。输入端也由制备在与另一种导电型的相关区中制备的第一种导电型区域所组成。这些区的尺寸形成加权因子，并构成双极晶体管的发射极，其基极由时钟电极构成，而集电极则由沟道构成。待滤波的输入信号首先被转换成电流，然后再把该电流分配给所有的各发射极。把具有正、负加权因子的各级结合在一起，构成一个CCD是很容易的。
文档编号H03H15/00GK85102052SQ85102052
公开日1987年1月24日 申请日期1985年4月1日
发明者克莱夫斯特, 蒙特古, 帕特尔斯 申请人:菲利浦光灯制造公司导出引文BiBTeX, EndNote, RefMan