专利名称：电荷耦合器式梳形滤波器的制作方法
技术领域：
本发明涉及通过用电荷耦合器件对信号电荷作减法运算而进行输入信号滤波的信号处理装置，特别是用来获得梳形滤波器等优良特性的的装置。
以往，梳形滤波器常用于从复合图像信号分离亮度信号(以下称为Y信号)和彩色信号(以下称为C信号)等场合。
Y信号和C信号是离散信号，在NTSC制复合图象信号的情况下，相对于频率具有图6所示的能量。为了从NTSC复合图象信号分离Y信号和C信号，一般使用图7所示结构的信号处理装置。
图7中，1和2分别为用所定系数乘输入信号Vin的乘法部，此二乘法部1、2中的系数分别由控制信号Vh1、Vh2设定。上述乘法部1的输出信号输入至延迟时间为一次水平扫描期间的延迟部(D)3。该延迟部3的输出信号在加法部4中加上上述另一乘法部2的输出信号后，取出作为输出信号VOUT。
这里，若向上述两乘法部1、2输入使系数都为1的控制信号Vh1、Vh2，就能获得作为输出信号VOUT的Y信号。另外，若输入控制信号Vh1、Vh2，使乘法部1的系数为1、乘法部2的系数为-1，则加法部4实质上作减法运算，能获得作为输出信号VOUT的C信号。图8示出了如此分离后的Y信号和C信号的增益特性。
以往，为用图7所示信号处理装置获得C信号，而以电荷耦合器(以下称CCD)实现实质上作减法运算的处理时，使用图9所示结构的装置。
图9中，11是包括信号Vin输入部、乘法部1和延迟部3的第1输入。耦合部(以下称第1CCD)，12是包括信号Vin输入部和部分乘法部2的第2输入·耦合部(以下称第2CCD)，13是作第1CCD11和第2CCD12的信号电荷相加的加法部，14是取出信号电荷的输出部，13是乘法部2的一部分。
还有，15是第1CCD11的输入部，16是第1CCD11的耦合部，17是第2CCD12的输入部，18是第2CCD12的耦合部，21是为计量信号电荷而设于第1CCD11的计量用电极，23是为计量信号电荷而设于第2CCD12的计量用电极，22和24是外加输入信号的外加输入电压电极。
在第2CCD12的耦合部18中，设置由二相时钟信号Φ1、Φ2控制的α级(α为正实数)耦合电极。在第1CCD11的耦合部16中，除由二相时钟信号Φ1、Φ2控制，以获得一次扫描期间的延迟时间的β级(β为正实数)耦合电极外，再增设α级耦合电极。第1、第2CCD11·12、加法部13和输出部14被半导体基片上形成的场绝缘厚膜隔离，并分别形成在称为耦合沟道的扩散域位置上。
如图9所示，为了用CCD作减法处理，必须使第1输入部15或者第2输入部17中的任意一方的输入系数为-1。图9的例子用反相电路31使输入信号Vin反相后输入至第2输入部17。
设置反相电路31的方法，有如
图10所示的设在IC外部和如图11所示的设在IC内部的方法。
图10的IC外部设反相电路的方法，必需用外部元件构成反相电路31，还必需添加反相信号输入用端子32。图11的IC内部设反相电路的方法，一般采用能方便地与CCD器件做在同一基片上的MOS型晶体管构成的反相电路31。图12表示MOS型晶体管反相电路的一例。
然而，无论是图10或图11的哪种方式，都包含加工过程的不一致性，常常难以使反相电路构成OdB增益。因此，图9的第1输入部15和第2输入部17之间产生输入信号的增益差，梳形特性变浅，难以实现良好的Y/C分离。
以往的对策是向图9的第1输入部15的电荷计量用电极21供给恒定电压VC，由外部向第2输入部17的电荷计量用电极23供给电压VX，并通过调整该电压VC、VX的值，改变第2CCD 12的增益，使之对应反相电路31的增益变量，调整成与第1CCD 11的增益相同。因此，能获得较深的梳形特性和实现良好的Y/C分离。
然而，以往装置还有以下缺点(1)将输入信号分路，仅一路信号用反相电路反相时，因反相电路存在元件的不一致性，该电路直接输出的反相信号之间存在增益差，即使用这些信号作加法处理，也不能获得良好的梳形特性。
(2)为解决上述增益差而由外部向CCD电荷计量用电极供给电压进行调整的方法，必需添加电压输入端子33，因而调整电压用的附加成本提高。
(3)外部构成反相电路时，必需添加反相信号输入端子32，因而构成外部反相电路用的成本提高。
这样，以往的梳形滤波器因反相电路元件的不一致，不能获得良好的梳形特性，存在调整电压用的成本和构成外部反相电路用的成本都提高等缺点。
本发明要克服上述缺点，其目的在于提供一种无调整、低成本且能获得良好梳形特性的CCD式滤波器。
为实现上述目的，本发明的CCD式梳形滤波器具有①让用电荷耦合器构成且将输入电压变换成耦合电荷的输入部能构成得使输入电压与耦合电荷成反比关系的第1延迟构件、②让上述用电荷耦合器构成且将输入电压变换成耦合电荷的输入部能构成得使输入电压与耦合电荷成正比关系的第2延迟构件、③使上述第1延迟构件的耦合电荷与上述第2延迟构件的耦合电荷混合的混合构件、④检出上述混合构件所混合的电荷的检出构件。
上述第1延迟构件的输入部具有第1外加输入电压电极、设于上述第1外加输入电压电极后级的第1电荷计量用电极和向上述第1电荷计量用电极加第1控制电压的第1电源，上述第2延迟构件的输入部具有第2外加输入电压电极、设于上述第2外加输入电压电极前级的第2电荷计量用电极和向上述第2电荷计量用电极加第2控制电压的第2电源，上述第1及第2外加输入电压电极都与输入端子连接，上述第1控制电压与上述第2控制电压构成恒定正比关系。
上述第1控制电压、上述第2控制电压和加在第1和第2外加输入电压电极上的输入偏置电压互成恒定正比关系。
上述第1延迟构件输入部的源极与上述第2延迟构件输入部的源极互相连接。
本发明是关于用电荷耦合器件(CCD)构成梳形滤波器时的减法处理构件的改进。根据上述构成，第1输入部中输入电压与耦合电荷成反比，第2输入部中输入电压与耦合电荷成正比。此外，在第1和第2外加输入信号电极上加同一输入信号，且第1延迟构件的延迟量与第2延迟构件的延迟量不同。因此，可改变第1延迟构件和第2延迟构件的耦合位，并汇总此二耦合部分，将耦合电荷相加，从而实质上能进行减法处理。这样，通过检测该混合的耦合电荷，就能获得梳形频率特性。因此，能提供无调整、低成本且梳形特性良好的CCD式滤波器。
图1是表示本发明一实施例的CCD式梳形滤波器的俯视图;
图2是图1梳形滤波器的时钟信号Φ1、Φ2、Φ1′的波形图;
图3表示图1梳形滤波器输入部中电荷输入的过程;
图4表示图1梳形滤波器的输入电压与输入电荷量的关系;
图5是本发明另一实施例的CCD式梳形滤波器的俯视图;
图6表示NTSC制复合图象信号能量的频率分布特性;
图7是输出信号具有梳形特性的以往信号处理装置一例的电路图;
图8是NTSC制梳形滤波器所分离的Y信号、C信号的增益特性图;
图9是以往CCD式梳形滤波器的俯视图;
图10是在IC外部有反相电路的以往梳形滤波器的电路图;
图11是在IC内部有反相电路的以往梳形滤波器的电路图;
图12是设在IC内部的以往反相电路一例的电路图。
以下说明附图各符号的含义。
11第1CCD输入·耦合部，12第2CCD输入·耦合部，13电荷加法部，14输出部，15第1CCD输入部，16第1CCD耦合部，17第2CCD输入部，18第2CCD耦合部，21、23电荷计量用电极，22、24;外加输入信号电极，25、26CCD源极扩散域，31反相电路，32反相信号输入端子，33外部电压输入端子，41、42CCD寄存器电荷排出部，43、44基准寄存器。
以下边参见附图边详细说明本发明的一实施例。
图1示出了本发明一实施例的CCD式梳形滤波器。此实施例CCD式梳形滤波器，除第2CCD输入部和反相电路外，结构与图9所示以往的例子相同。
第1输入部15，在外加输入信号电极22的后级设有电荷计量用电极21，其上供给电压VC。第2输入部17，在外加输入信号电极24的前级设有电荷计量用电极23，其上供给电压VZ。将第1、第2外加输入信号电极22、24相接，并供给由电压VB偏置的输入信号Vin。在耦合栅极处供给图2所示定时的耦合脉冲Φ1、Φ2、Φ1′。
用图3输入部电位图说明输入工作。
耦合脉冲的定时t1时，供给第1、第2输入部信号源极扩散域25、26的Φ1脉冲为LO(低)电平，第1、第2输入部15、17充满电荷。
接着，在定时t2时，Φ1脉冲为Hi(高)电平。第1输入部15的电荷计量用电极21下留有电荷Q1，该电荷Q1与输入电压VB的电位VBP同电荷计量用电极21上所供电压的电位VCP之差成正比。第2输入部17的外加输入信号电极24下留有电荷Q2，该电荷Q2与电荷计量用电极23上所供电压VZ的电位VZP同输入信号电压VB的电位VBP之差成正比。
可用下式(1)、(2)表示这些关系。
VCP-VBPoc Q1……(1)VBP-VZPoc Q2……(2)电压VC、VZ为恒值，所以其电位电压VCP、VZP也恒定。因此，第1CCD输入部15中，根据(1)式，若输入电压VB上升，则输入电荷Q1减少，若输入电压VB下降，则输入电荷Q1增加，即VB和Q1成反比关系。
第2CCD输入部17中，根据(2)式，若输入电压VB上升，则输入电荷Q2增加，若输入电压VB下降，则输入电荷Q2减少，即VB和Q2成正比关系。上述输入电压与输入电荷量的关系示于图4。
定时t3时，输入电荷Q1、Q2分别耦合至第1、第2CCD耦合部16、18。在此，第1CCD耦合部16进行β+α级的耦合，第2CCD耦合部18进行α级的耦合。然后，分别在电荷加法部13中作电荷相加，在电荷检出部14处获得输出信号VOUT。
作为一例，将NTSO制复合图象将信号分离时，设图2所示驱动脉冲频率fck为14.31818MHZ，则可通过取α级为1级、α+β级为911级，获得作为输出信号VOUT的C信号。本发明将第1、第2CCD输入部15、17的电压-电荷变换方式分别设定成正比和反比关系，通过将此二关系组合，在CCD输入部进行反相处理(输入乘法系数为-1)，从而省去以往例(图9)中的反相电路31。因此，不存在反相电路31中元件不一致性引起的增益差等，不必用外部电压调整增益，从而能进行无调整、低成本条件下的良好Y/C分离。另外，此实施例以“电荷填入、溢出”方式说明输入，也可用其它方式实现输入。
输入部中，可用以下方法产生电压VB、VC、VZ。图5的方式是，用另一个CCD寄存器作信号耦合用CCD，产生用于输入CCD最大电荷耦合量的任意比例的电荷量的输入偏置电压。
此方式的工作，一般已比较了解，本发明者的另一专利(特开平4-44330)也曾用它作以往例说明过，所以此处省略。
通过改变图5寄存器后半部41、42的耦合电荷量，以及将CCD耦合域宽度W1、W2变为最大耦合域宽度W0能将输入偏置电压设成输入与最大耦合电荷量成任意比例的电荷。图5中，电压VC为基准电压;寄存器43，设W0＝W1，产生输入100%最大电荷耦合量的输入电压VZ;第2寄存器，通过将W2/W0设于0～100%之间，产生输入偏置电压VB(参见图4)。
这些电压关系通常为VC＞VB＞VZ，通过在图1的本发明上使用这些电压，即使CCD电位分布图存在不一致，但始终能获得稳定的输出信号。而且，只要满足VC＞VB＞VZ的关系，当然也可以用其它方式(如简单的电阻分压等)产生电压。
综上所述，利用本发明的CCD式梳形滤波器，取得了以下效果。
(1)本发明通过在CCD输入部使输入信号反相，构成梳形滤波器，可省去以往必需的反相电路。因此不存在反相电路产生的增益不一致，能获得良好的梳形特性。
(2)省去反相电路，不发生增益不一致，也就不需要用外部电压调整增益。因此，能削减外部电压输入端子和外部元件，省去调整过程，实现低成本化。
(3)对于以往的在外部构成反相电路的情况，也不需要反相电路，因此能削减翻转信号输入端子和外部元件，实现低成本化。
权利要求
1.一种电荷耦合器件式梳形滤波器，其特征是具有①让用电荷耦合器构成且将输入电压变换成耦合电荷的输入部能构成得使输入电压与耦合电荷成反比关系的第1延迟构件、②让上述用电荷耦合器构成且将输入电压变换成耦合电荷的输入部能构成得使输入电压与耦合电荷正比关系的第2延迟构件、③使上述第1延迟构件的耦合电荷与上述第2延迟构件的耦合电荷混合的混合构件、④检出上述混合构件所混合的电荷的检出构件。
2.根据权利要求1所述的电荷耦合器式梳形滤波器，其特征是上述第1延迟构件的输入部具有第1外加输入电压电极、设于上述第1外加输入电压电极后级的第1电荷计量用电极和向上述第1电荷计量用电极加第1控制电压的第1电源，上述第2延迟构件的输入部具有第2外加输入电压电极、设于上述第2外加输入电压电极前级的第2电荷计量用电极和向上述第2电荷计量用电极加第2控制电压的第2电源，上述第1及第2外加输入电压电极都与输入端子连接，上述第1控制电压与上述第2控制电压成恒定正比关系。
3.根据权利要求1或2所述的电荷耦合器式梳形滤波器，其特征是上述第1控制电压、上述第2控制电压和加在上述第1和第2外加输入电压电极上的输入偏置电压互成恒定正比关系。
4.根据权利要求1所述的电荷耦合器式梳形滤波器，其特征是上述第1延迟构件输入部的源极与上述第2延迟构件输入部的源极互相连接。
全文摘要
一种CCD式梳形滤波器，其第1CCD(11)的输入部构成得使输入电压与耦合电荷成反比，第2CCD(12)的输入部(17)构成得使输入电压与耦合电荷成正比，且第1CCD(11)和第2CCD(12)的耦合电荷在电荷加法部(13)相加，所得电荷由输出部(14)输出。该滤波器无调整、低成本且梳形特性良好，可用于分离复合图象信号中的亮度信号和彩色信号。
文档编号H03H15/02GK1086940SQ93119390
公开日1994年5月18日 申请日期1993年10月21日 优先权日1992年10月21日
发明者布川敦彦 申请人:东芝株式会社, 东芝微电子株式会社