专利名称：脉宽调制螺线管激励器的控制器的制作方法
技术领域：
本发明涉及激励螺线管的电子电路，尤其是采用脉宽调制技术的电子激励电路。
螺线管是一种机电器件，它将输入给其导电线圈的电信号变换或改变成设置在线圈中某金属器件(如金属棒)的相应机械运动。电流流过导电线圈产生了吸引或排斥该金属器件的磁场。此金属器件常常连接一个机械器件(如启动器)，因该磁场的作用，使得该机械器件随该金属器件一起进行物理运动。
螺线管广泛用于商业和军事装置中，例如，在飞行器上可用螺线管来控制各种机械器件和其它各种部件。
用于驱动和控制螺线管线圈的电子电路有许多种，参见，例如美国专利4381532、4546403、4556926、4764840、4949215和5345181。一种常见的电路包括与电压电源、晶体管和探测电阻串联的螺线管。探测电阻上的电压指示了流经螺线管线圈的电流。通常情况下，要求控制流经螺线管的电流以使它不超过一定值，不然，螺线管的功能将失效。
探测电阻上的电压常常馈给一比较器的输入端，比较器的另一个输入端接受一基准电压。如果探测电阻电压超过了基准电压，比较器输出端为触发或开关状态。连接在比较器下游的信号处理电路控制与螺线管串联的晶体管的开关状态为“断开”状态，这就防止了螺线管线圈中过电流情况的出现。
因此，本发明的首要目的是提供一种激励或控制螺线管的电子电路，该电路采用了脉宽调制技术。
本发明的次要目的是限制流经螺线管线圈中的电流以使其不超过一预定最大值，从而使螺线管能够正常工作。
本发明的另一目的是检测螺线管的开圈状态。
本发明的还有一目的是采用脉宽调制技术来激励螺线管，以使该调制在重复的时间间隔或窗口中工作(对每个窗口的一部分有电流加到此螺线管上)而无论螺线管中是否存在过流状态，参照附图结合以下说明，将很容易了解本发明的上述和其他目的及优点。
为了克服现有技术的不足，实现上列目的，本发明提供了用于螺线管的脉宽调制电子激励电路。
在优选实施例中，螺线管的导电线圈与电压电源、第一晶体管和第一探测电阻串联。第一晶体管和第一探测电阻与该螺线管线圈的低端连接。第二晶体管和第二探测电阻及与它们连接在一起的相关螺线管过流电路连接在螺线管线圈的高端。流经螺线管线圈的电流利用对应的第一探测电阻上的电压来检测。比较器将此电压与指示螺线管中过流状态的基准电压值比较。如果探测电阻上的电压超过该基准电压，这将表示螺线管过流状态的存在。第一晶体管将关断，从而在螺线管电流下降到过电流值以下之前，停止向螺线管提供电源电压。
采用的重复周期性时间窗口技术是使在第一个25％的窗口期间总有电压加在螺线管上而不管是否存在过流状态。在后面75％的窗口期间，如果在前一个窗口期间没有过流状态，则电压加给螺线管。或者是，如果在前一个窗口期间存在过流状态，则电压不加给螺线管。在接近预定数的窗口期间的末尾，在一定时期内电压不加给螺线管，并且检查螺线管的开圈状态。这要通过将螺线管线圈一端上的电压与指示开圈状态的基准电压比较来进行检查。如果开圈状态存在，比较器的输出为触发状态，接于其后的信号处理电路就禁止电流继续加给螺线管线圈。另外，在给螺线管线圈施加电压时期内的任意时刻，要检查螺线管上的电压是否正常。
图1是本发明中利用脉宽调制技术控制流经螺线管的电流的电子激励电路的原理图。
参考图1，将说明其中详细示出的本发明用于螺线管的电子激励电路优选实施例，它用标号100表示。螺线管线圈104与电压电源108、第一晶体管112和第一探测电阻116串联。探测电阻116的电压指示流经螺线管104的电流。此电压馈给比较器120，比较器120将此电压与基准电压值比较，并且，如果探测电阻116上的电压超过该基准电压，则过流状态存在。比较器120的输出提供给接于其后的门阵列集成电路124内的信号处理电路。该门阵列集成电路将第一晶体管112关断，从而禁止任何电流流经螺线管104。
第一晶体管112具有一对输出端，一个连接在螺线管线圈104的低端，另一个输出端连接在第一探测电阻116的一端。第一探测电阻116的另一端与电气地连接。螺线管104的高端连接第二晶体管128一对输出端中的一个，而第二晶体管128的另一个输出端连接到第二探测电阻132。第二探测电阻132的高端与电压源108相连。第二晶体管128的栅极端同第二探测电阻132的两端均连接到高端螺线管接口电路136，此电路设置在螺线管接口集成电路140内。高端螺线管接口电路136也与设置在门阵列124内的高端控制电路144相连。高端接口电路136与高端控制电路144均在以下给予了详细的描述。
螺线管104的高端还与一对电阻148、152串联。这两个电阻148、152的中间点与螺线管接口电路140内多路器156的一个输入端连接。螺线管104的低端也同样地与一对串联的电阻160、164连接。这两个电阻160、164的中间点与多路器156的第二个输入端连接。两个电阻网络148、152、160、164，螺线管104，两个晶体管112、128，两个探测电阻116、132和电压源108可以位于螺线管接口电路140的外部。另外，螺线管接口电路140可设置在与门阵列集成电路124分离的集成电路上。然而，应明白在一个或多个集成电路的图1中示出的所有元件的安排纯粹是示范性的。
在第一晶体管112的一个输出端和第一探测电阻116的一个输出端之间节点或连接点的电压幅值与流经螺线管线圈104的电流量成正比。此电压提供给构成比较器120的运算放大器的反向输入端。比较器120的正向输入端保持一固定的基准电压，此电压经一对电阻168、172组成的电阻分压网络施加给比较器120的正向输入端。该基准电压指示流经螺线管线圈104电流的过流状态。电阻176连接在比较器120的正向输入端和其输出端之间。还有一提升电阻180连接在比较器输出端。
只要流经螺线管104的电流不超过它的过流电流值，比较器120的正向输入端的电压就大于其反向输入端的电压，且比较器120的输出为逻辑HI(高)。另外，若存在过流状态，正向输入端的电压小于反向输入端的电压，则比较器120的输出切换为逻辑LO(低)状态。
在信号线184上比较器120的输出馈给门阵列124内的滤波器电路188。滤波器188具有迟滞功能使得比较器输出信号184在其两个逻辑状态中的一个状态下保持预定数的时钟周期。为实现这一点，一个大约1.25MHz的时钟信号(“CLK”)施加给滤波电路188。每个时钟信号脉冲产生的时间间隔大约为0.8微秒。在示范性实施例中，比较器的输出状态在至少三个时钟周期或2.4微秒内必须保持一致，用于使最初被滤波器188纳入的新逻辑状态会传到信号线192的滤波器输出端。然后，如果比较器输出信号184在附加的两个时钟周期或1.6微秒(总共4.0微秒)上保持同样的逻辑状态，此新的比较器输出逻辑状态会经滤波器电路188传到信号线192上的滤波器输出端。因此，滤波器电路188具有大约为两个时钟周期或1.6微秒的迟滞带宽。
在优选实施例中，滤波器188是“单向(one-way)”滤波器，即仅当比较器输出信号184的逻辑状态表示有电流流经螺线管104且然后该逻辑状态跳变到且过流状态时才具有该迟滞带宽。这就是说，滤波器188仅在过流状态下才具有迟滞带宽。当首先无电流流经螺线管104然后才有电流流经螺线管104使得比较器120的输出从逻辑LO触发到逻辑HI时，并不具有该迟滞带宽。这种逻辑状态变化会直接经滤波器电路188传给滤波器输出线192。然而，应明白，若有需要，可以使滤波器188成为“双向(two-way)”滤波器以使在电流开始流经螺线管104时就利用一个迟滞带宽。
在线192上的滤波器188输出端的逻辑状态馈给一两输入与门196的一个输入端。与门196的输出馈给一两输入或门200的一个输入端。或门200的输出馈给第一触发器204的数据或“D”输入端。第一触发器204的Q输出端与两输入与门196的第二输入端相连。第一触发器204是前沿触发触发器，它由倒相的时钟信号即℃LK定时。两输入或门200的输出端还与一三输入与门208的一个输入端相连。此三输入与门208的输出端在线212上与第一晶体管112的栅极连接。
对于流经螺线管104的电流，第一晶体管112必须导通。因此，第一晶体管112栅极端上的电压必须为逻辑HI。为了同时使三输入与门208的输出为逻辑HI，三输入与门208的三个输入必须同时为逻辑HI。下面将说明与三输入与门208的三个输入相连的电路。
门阵列124包含一中央处理单元(“CPU”)216来控制本发明的电子激励电路100的多个功能。CPU216经总线220与各种元件连接，它们中的一个就是螺线管启动寄存器224。总线220代表了多种信号线，包括地址、数据和控制线。
螺线管启动寄存器224是多位寄存器，它的每个位对应图1中所示的一个螺线管104和相关类型的电路。应明白，虽然未示出，图1中所示的大多数电路可重复几次，每一个用于要根据本发明的电路100来控制的每个螺线管104。螺线管启动寄存器224能被CPU216读和写。当CPU216希望使用本发明的脉冲带宽调制技术时，CPU216将一逻辑HI写入螺线管启动寄存器224的对应位，用来控制一特定的螺线管104。另一方面，当希望使螺线管104在非脉宽调制模式下工作(例如，DC直流工作模式)时，CPU216将一逻辑LO写入螺线管启动寄存器224的对应位。该位数据经过螺线管启动寄存器224输出处的信号线228传给三输入与门208的中间输入。于是，因为要采用本发明的脉宽调制技术，螺线管启动寄存器224的这个位必须处在逻辑HI。
在线228上螺线管启动寄存器224的输出还馈给计数器232的使能输入端。计数器232也连接到CPU216的总线220上。计数器232在图1的总电路100电源接通或重启动电源时导通螺线管104。
起初，在电路100电源接通或电源重置时，CPU216将逻辑LO写入螺线管启动寄存器224的相应位。由于寄存器224的输出线228与第二触发器236的清除(“CLR”)输入端连接，则此触发器236的Q输出端也处在逻辑LO。这“重置”了第二触发器236。然后，CPU216将一逻辑HI写入螺线管启动寄存器224个位。这使得计数器22开始从由CPU216经总线220可编程设置的初始值递减计数。在示例性实施例中，计数器232在计数器232在线240上的输出处为逻辑LO的期间内递减计数，总时间为512毫秒(8毫秒为一个单位“granularity”)。在线240上计数器的输出馈给第二触发器236的时钟输入端。在计数器232递减计数的整个阶段，第二触发器236的Q输出端保持在逻辑LO。第二触发器236的Q输出端连接到两输入与非门244的一个输入端。两输入与非门244的输出端馈给两输入或门200的一个输入端。两输入与非门244的输入端处的逻辑LO将使其输出为逻辑HI，这也将使或门200的输出为逻辑HI。
与此同时，定时电路248(可采用公知的状态机)提供线252上一信号给三输入与门208的第三输入端。在计数器232递减计数的期间内，定时电路248在信号线252上提供一逻辑HI给与门208的第三输入端。
因此，如前所述，在计数器232递减计数512毫秒的期间，第一晶体管112导通，从而允许电流流经螺线管线圈104。一般地，初始工作时间对应于螺线管104必须导通以保证螺线管104“接入(pull-in)”的这一最短时间。然而，由于计数器232可经总线220由CPU216编程控制，计数器232可被设置到任何所需值，只要所选择的值足够及时以致允许螺线管来接入。
在512毫秒的时期的末端，计数器232溢出，且在线240上计数器232的输出跳变到逻辑HI状态。由于第二触发器236是前沿触发器件，计数器输出信号240从逻辑LO到逻辑HI的变化引起第二触发器236的Q输出端状态从逻辑LO跳变到逻辑HI，因为触发器236的数据或D输入端经电阻256提升到逻辑HI电平(即，+5V)。此时，螺线管104已被“接入”，本发明电路100的正常工作可以开始。
在正常操作期间，本发明电路100采用的脉宽调制技术可在多个窗口的重复时间段上工作。在一优选且是示范的实施例中，每一窗口具有160微秒的周期。对于每一窗口的第一25％部分或40微秒，螺线管线圈104中有电流流过，而无论是否存在过流状态。每160微秒时窗的其余75％或120微秒期间是否流经电流由在先前160微秒时窗内的任何时刻上是否检测到过流状态来确定。
本发明电路100采用由时钟信号来馈给的PWM计数器260来实现此重复时间间隔的脉宽调制技术。在每一重复时窗的起始处，PWM计数器260开始递减计数。PWM计数器260具有一规范的40微秒计数周期。当计数器260递减计数时，计数器的输出为逻辑HI。计数器的输出馈给一倒相器264，使得在PWM计数器260递减计数的期间，PWM计数器260的逻辑HI输出变为逻辑LO。倒相器264的输出馈给两输入与非门244的第二输入端。不管两输入与非门244的第二输入端上的逻辑状态如何，在此输入端的逻辑LO使得两输入与非门244的输出为逻辑HI。两输入与非门244的输出端的这一逻辑HI使得两输入或门200的输出端处在逻辑HI。由于或门200的输出馈给了三输入与门208的一个输入端，所以第一晶体管112在每个160微秒时窗开始处的40微秒时间段内导通。这允许电流在此时间间隔内流经螺线管104。
一旦PWM计数器260在此40微秒间隔的末端下溢，PWM计数器260的输出跳变为逻辑LO。然后，倒相器264的输出为逻辑HI。既然两输入与非门244的两个输入均为逻辑HI，与非门244的输出就为逻辑LO。
由于两输入或门200的一个输入为逻辑LO，则此或门200的输出是否为逻辑HI取决于它另一个输入端处的逻辑电平。如前所述，或门200的第二输入来自于两输入与门196的输出，该与门的一个输入来自于滤波器电路188，其另一输入来自于第一触发器204的Q输出。
因此，如果螺线管线圈104中不存在过流状态，或门200的第二输入将仅为逻辑HI。第一触发器204的使用允许电路100具有“记忆”，即如果在先前160微秒时窗内的任何时刻上检测到过流状态，则电路100可用于阻止电流流经螺线管线圈104。如果这种过流状态存在，在紧随其中发现过流状态的先前160微秒时窗后的160微秒时窗期间的第一40微秒的末端，本发明的电路100禁止电流流经螺线管线圈104。
相反地，如果在先前160微秒时窗内没有检测到过流状态，在随后160微秒时期的40微秒开始的末端之后，本发明电路100就允许电流流经螺线管线圈104。
在按其正常方式如上述工作的电路100的全部时期内，在和三输入与门208的第三输入端连接的信号线252上，定时电路248提供一逻辑HI。在一预定时间间隔内，定时电路248禁止电流流经螺线管线圈104以使能够实施对螺线管线圈104开圈的检查。在本发明的优选但为示范性实施例中，定时电路248记录总数为64个的160微秒时窗，总时间间隔为10.24毫秒。在第64个时窗的最终微秒内，定时电路248提供一逻辑LO电平给三输入与门208的第三输入。在此40微秒的时间间隔内，定时电路248提供地址和控制信号给连接到一对分路器272、276及多路器156的总线268上。定时电路248给多路器提供正确的地址来选择来自螺线管104高端(“HI W/A”)的反馈或回馈信号280。这个电压信号280经过多路器156传给在信号线284上的多路器156的输出端。多路器输出284馈给构成为比较器288的运算放大器的反向输入端。一基准电压VRFF加到该比较器288的正向输入端。如果开圈状态存在，比较器288反向输入端的电压小于比较器正向输入端的基准电压。因此，在信号线292上比较器的输出为逻辑HI。另一方面，如果无开圈状态存在(即螺线管104功能正常)，则在信号线292上比较器288的输出为逻辑LO。
在定时电路248命令多路器156选择高端的回馈信号280(HI W/A)同时，定时电路248访问包括一个多位移位寄存器的上分路器272。在线292上比较器的输出被移送到上分路器272。分路器272包含多个位，每一位表示来自多个同本发明电路100相似电路的多个高和低两回馈信号(“HI W/A”280，“LO W/A”296)中的一个。分路器移位寄存器272的内容并列出现在分路器的输出端。并行信号馈给由CPU216可读的“断开”寄存器300。寄存器300表示为一“断开”寄存器300是因为它存贮了在电流被禁止流经螺线管104的期间螺线管线圈104的状态(即，螺线管的“断开”状态)。
以相似的方式，在前述的第64个160微秒时窗末端处的40微秒时间间隔内，定时电路248命令多路器156将低回馈信号296(LO W/A)传给多路器在信号线284上的输出，比较器288将此处信号与基准电压比较。同样，如果存在开圈状态，比较器288的输出为逻辑HI。另一方面，如果螺线管104功能正常，比较器288的输出为逻辑LO。不管怎样，比较器288的状态还是被移送到上分路器272，并且最终进入“断开”寄存器300。
在由64个160微秒时窗组成的10.24毫秒时期内的某个时刻上，定时电路248命令多路器156将高回馈信号280的电压值和低回馈信号296的电压值在比较器288中与基准电压对比来检查(但不是同时进行)。定时电路248一般在它知道螺线管104是接通的任何时窗的第一40微秒期间内进行此项工作。该测试代表螺线管电压的“电压接通”检查。定时电路248将访问低分路器276来把这些两回馈测试的结果经分路器276移送到“接通”寄存器304中，该寄存器也是由CPU216可读的。
本发明的电路100还包括设置在螺线管接口集成电路140处的高端接口电路136以及设置在门阵列124内的高端控制电路144，这两个电路136和144控制着螺线管104的上或“高”端。高端控制电路144可包括与控制螺线管104低端所使用的前述寄存器224相似的螺线管启动寄存器。高端控制电路144的输出馈给高端接口电路136，高端接口电路136可包括一个其两个输入端跨接在上探测电阻132的比较器。
如果在螺线管104的高端存在过流状态，该上探测电阻132两端的电压差值就超过了预定值并且在晶体管128的栅极端提供一逻辑LO电压电平而使上晶体管128关断。但是，在螺线管104正常工作期间，上探测电阻132两端的电压降不会超过过流阈值，第二晶体管128导通，允许电流流经螺线管104。
同控制螺线管低端的电路相比，控制螺线管高端的电路不必工作在脉宽调制模式下。这就是说，它可采用简单的DC模式。应明白，高端控制电路144和高端接口电路136可由公知的电路组成，它未构成本发明最宽范围中的部分。另外，这种电路可从任何控制方案中删除，即螺线管线圈104的上端可直接连接电压源108。
对于控制螺线管线圈低端使用的本发明脉宽调制电子激励电路100已经进行了说明。然而，这纯粹是示范性的，比如，该电路可改接到螺线管线圈104的上或高端。另外，为实现本发明电路100的特定功能而说明和示出的特定元件也纯粹是示范性的，应明白，按照在这里的说明还可使用其它元件。这些元件对于本领域普通技术人员是显而易见的。还有，重复时间“窗口”的长度和每一时窗的25/75百分比划分也纯粹是示范性的。
本领域技术人员应明白进行明显的结构修改并未脱离本发明的精神。因此，应主要参照所附权利要求而不是前述说明来确定本发明的范围。
权利要求
1.用于与螺线管接口的电路，包括a.开关装置，用于选择性地使电流流经该螺线管；b.探测装置，用于探测流经该螺线管的电流量，以及用于提供一被检测到的指示螺线管电流量的信号；c.比较装置，用于将被检测的电流信号与表示流经螺线管的预定电流量的基准电流信号比较，并且用于提供一表示比较结果的比较信号，其中，如果被检测的电流信号大于基准电流信号，则表示存在一过流状态使得过量电流流经该螺线管，并且其中，如果被检测的电流信号小于基准电流信号，则表示不存在一过流状态使得没有过量电流流经该螺线管；d.信号处理装置，用于在多个重复时间窗口的每个窗口的第一预定时间间隔中启动开关装置使电流流经该螺线管而不管是否存在过流状态，每个重复时间窗口的时间长度大于第一预定时间间隔以使得在每个重复时间窗口内存在第二预定时间间隔，第二预定时间间隔为没有被第一预定时间间隔占据的时间段，该信号处理装置还包括这样的装置根据该比较信号，在某个重复时间窗口内的第二预定时间间隔中，如果在该重复时间窗口之前的一重复时间窗口内的任何时刻上均不存在所述过流状态，则该装置启动开关装置使电流流经该螺线管；并且在某个重复时间窗口内的第二预定时间间隔中，如果在该时间窗口之前的一重复时间窗口内的任何时刻上存在所述过流状态，该装置使开关装置禁止电流流经该螺线管。
2.如权利要求1的接口电路，其中该信号处理装置还包括用于探测该螺线管开圈状态的装置。
3.如权利要求2的接口电路，其中用于探测该螺线管开圈状态的所述装置包括用于在预定数目的重复时间窗口经过后出现的某个重复时间窗口内出现的第三预定时间间隔中使开关装置禁止电流流经该螺线管的装置，并且包括在该第三预定时间间隔中探测该螺线管开圈状态的装置。
4.如权利要求3的接口电路，其中用于在该第三预定时间间隔中探测该螺线管开圈状态的所述装置包括这样的装置用于将该螺线管一端部上的电压与表示螺线管线圈断开的电压值的基准螺线管电压相比较，并且用于提供一表示比较结果的比较信号，其中如果该螺线管一端部上的电压小于基准螺线管电压，则表示在该螺线管中存在开圈状态，并且其中如果该螺线管一端部上的电压大于基准螺线管电压，则表示在该螺线管中不存在开圈状态。
5.如权利要求1的接口电路，其中该信号处理装置还包括根据当前的某个或多个状态用于在第四预定时间间隔中启动开关装置使电流流经该螺线管的装置，该第四预定时间间隔与所述多个重复时间窗口无关。
6.如权利要求1的接口电路，其中该开关装置包括与该螺线管电串联的晶体管。
7.如权利要求1的接口电路，其中该探测装置包括与该螺线管电串联的电阻，被检测的电流信号流经该电阻。
8.如权利要求1的接口电路，还包括滤波器装置，根据该比较信号，用于在某个重复时间窗口内的第二预定时间间隔中，如果在该重复时间窗口之前的一重复时间窗口内任何时刻上的一预定量时间段中存在所述过流状态，则使信号处理装置能够禁止开关装置使电流流经该螺线管。
9.如权利要求1的接口电路，其中，第一预定时间间隔处在每一重复时间窗口的起始部分，第二预定时间间隔从该第一预定时间间隔的结尾处开始直到相应重复时间窗口的结尾处为止。
全文摘要
一种采用脉宽调制技术的螺线管电子激励电路。其中，螺线管与一晶体管和一探测电阻串联。探测电阻两端上的电压与一基准电压比较来确定是否在螺线管中存在过流状态。该电路工作在一重复时窗技术上，即无论过流状态是否存在，在每个时窗开始阶段允许电流流经螺线管。如果在某个时窗的某一时刻上检测到过流状态，则在那个时窗初始部分后的下面一个时窗内关断到螺线管的电流。相反，如果在一时窗内没有检测到过流状态，在下一个时窗全程内允许电流流过。还提供回馈电路来在这样几个时窗经过后一个时窗的最后部分中检测开圈状态。
文档编号H03K17/082GK1161101SQ96190921
公开日1997年10月1日 申请日期1996年7月22日 优先权日1996年7月22日
发明者威廉·B·阿达梅茨, 罗纳德·J·哥伦布, 詹姆斯·A·戈斯, 戴维·J·约翰斯顿, 史蒂文·V·莱昂内, 弗兰西斯科·瑟维多恩 申请人:联合工艺公司